国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

FPGA硬件加速的圖像大小調整案例分析

電子設計 ? 來源:PYNQ開源社區 ? 作者:PYNQ開源社區 ? 2020-11-19 15:29 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

概述

此項目解釋了如何在FPGA上使用resizer IP來調整圖像的大小。其中對比了兩種圖像大小調整的解決方案的運算速度,其中之一為使用Python Image Library通過軟件算法實現圖像大小調整,另一種使用Xilinx xfopencv library實現了在FPGA上硬件加速的圖像大小調整。

初始化

1. 首先在SD卡內配置Pynq-Z2最新鏡像PYNQ image v2.5并燒錄在其中

2. 根據pynq.io上的官方指南配置環境

https://pynq.readthedocs.io/en/latest/getting_started/pynq_z2_setup.html)


根據數字編號依次連接并點亮板卡,最后在板卡出現BTN0~BTN3同時點亮閃爍一次后為開機完成狀態。

3. 在筆記本電腦上配置網絡,使得無線網卡的上網功能與Pynq-Z2連接的以太網網口共享,以做到Pynq-Z2同時能夠上網。

4. 借用Xshell或者開源軟件PuTTY對于Pynq-Z2端口進行SSH獲得其新ip口,此時其一般會被重定向至192.168.137.X。此時在瀏覽器內登錄此ip即可通過Jupyter Notebook與Pynq-Z2板卡通信

5. 在Jupyter Notebook中新建terminal并ping 182.61.200.6驗證與百度的連接是否正常上述驗證完成后即為Pynq-Z2板卡與網絡的基礎通信功能與配置完成。

快速開始

在Jupyter Notebook的Terminal中輸入以下指令:

sudo pip3 install --upgrade git+

https://github.com/xilinx/pynq-helloworld.git

更新在Pynq-Z2內所有Packages并從github下載本次項目的代碼。

(更新需要耐心等待一定時間。)

(項目Github文件及其詳細代碼請點擊查看原文)

案例測試

1. 最終會在Files文件夾下生成名為helloworld/的文件夾,點開此文件夾可以看到兩個Jupyter Notebook文件(.ipynb)。

2. 其中resizer_PS.ipynb的軟件方案采用了Python內建的Python Imaging Library通過軟件上的算法實現完成對于一張640*360的sample圖像壓縮為原圖像的四分之一大小(320*180)。此軟件方案通過PIL庫加載與重置圖像的大小,用numpy庫存儲圖像的像素矩陣,用IPython.display在Jupyter notebook中顯示圖像。


3. 而resizer_PL.ipynb的FPGA硬件方案并沒有直接在ARM核中單純采用算法借用Python本地的內存進行運算后直接返回。而是先將圖片數據通過ARM核從SD卡中讀入,再以數據流的形式通過Python的本地內存的DRAM形式傳入共享的物理內存中。



接下來通過AXI的內部連接將PS層面的數據傳入PL層的可編輯邏輯單元,通過 Xilinx xfopencv library在DMA與Resize IP之間的運算最后將數據傳回ARM核至SD卡。



最后,在縮小圖片的演示最后我們可以看到PS方案得到的最快單次圖像處理為24.1ms,而在PL方案中最快單次圖像處理僅僅為8.95ms,在此實際圖像案例上處理圖像的時間效率上縮小了接近2.7倍。如果放至更多張更高像素的圖片,相信此圖像處理方案會有著較大優勢。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1660

    文章

    22412

    瀏覽量

    636284
  • 圖像處理
    +關注

    關注

    29

    文章

    1342

    瀏覽量

    59512
  • Xilinx
    +關注

    關注

    73

    文章

    2200

    瀏覽量

    131129
  • python
    +關注

    關注

    57

    文章

    4876

    瀏覽量

    90029
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    FPGA硬件加速卡設計原理圖:1-基于Xilinx XCKU115的半高PCIe x8 硬件加速卡 PCIe半高 XCKU115-3-FLVF1924-E芯片

    FPGA硬件加速, PCIe半高卡, XCKU115, 光纖采集卡, 信號計算板, 硬件加速
    的頭像 發表于 02-12 09:52 ?386次閱讀
    <b class='flag-5'>FPGA</b><b class='flag-5'>硬件加速</b>卡設計原理圖:1-基于Xilinx XCKU115的半高PCIe x8 <b class='flag-5'>硬件加速</b>卡 PCIe半高 XCKU115-3-FLVF1924-E芯片

    FPGA和GPU加速的視覺SLAM系統中特征檢測器研究

    特征檢測是SLAM系統中常見但耗時的模塊,隨著SLAM技術日益廣泛應用于無人機等功耗受限平臺,其效率優化尤為重要。本文首次針對視覺SLAM流程開展硬件加速特征檢測器的對比研究,通過對比現代SoC平臺
    的頭像 發表于 10-31 09:30 ?665次閱讀
    <b class='flag-5'>FPGA</b>和GPU<b class='flag-5'>加速</b>的視覺SLAM系統中特征檢測器研究

    常用硬件加速的方法

    之前總結了一些常用硬件加速方法 1)面積換速度:也就是串轉并運算,可以多個模塊同時計算; 2)時間換空間:時序收斂下通過頻率提高性能,雖然面積可能稍微加大點; 3)流水線操作:流水線以面積換性能,以
    發表于 10-29 06:20

    硬件加速模塊的時鐘設計

    硬件加速模塊需要四個時鐘,分別為clk_l , clk_r , clk_c , clk_n 。 clk_l : 整個硬件加速模塊為了最大化的節約時間成本而采用了類似處理器的流水線設計,具體上將每一層
    發表于 10-23 07:28

    基于FPGA的CLAHE圖像增強算法設計

    CLAHE圖像增強算法又稱為對比度有限的自適應直方圖均衡算法,其算法原理是通過有限的調整圖像局部對比度來增強有效信號和抑制噪聲信號。
    的頭像 發表于 10-15 10:14 ?650次閱讀
    基于<b class='flag-5'>FPGA</b>的CLAHE<b class='flag-5'>圖像</b>增強算法設計

    睿擎SDK V1.5.0重磅升級:EtherCAT低抖動,AMP虛擬網卡,LVGL硬件加速,多核調試等性能大幅提升|產品動態

    )。AMP模式下虛擬網卡驅動支持,雙系統通信更加便利,更完善的Perfetto多核性能調試工具,AIUVC人臉識別示例,優化LVGL支持硬件加速等。并提供對應的教
    的頭像 發表于 09-29 17:36 ?1w次閱讀
    睿擎SDK V1.5.0重磅升級:EtherCAT低抖動,AMP虛擬網卡,LVGL<b class='flag-5'>硬件加速</b>,多核調試等性能大幅提升|產品動態

    FAQ_MA35D1如何將 SD 卡大小調整為最大?

    FAQ_MA35D1 將 SD 卡大小調整為最大
    發表于 09-03 06:13

    如何驗證硬件加速是否真正提升了通信協議的安全性?

    驗證硬件加速是否真正提升通信協議的安全性,需從 安全功能正確性、抗攻擊能力增強、安全性能適配、合規一致性 等核心維度展開,結合實驗室測試與真實場景驗證,避免 “硬件參與即安全提升” 的表面判斷。以下
    的頭像 發表于 08-27 10:16 ?1136次閱讀
    如何驗證<b class='flag-5'>硬件加速</b>是否真正提升了通信協議的安全性?

    有哪些方法可以確保硬件加速與通信協議的兼容性?

    ? 確保硬件加速與通信協議的兼容性,核心是從 硬件選型、協議標準匹配、軟硬件接口適配、全場景測試驗證 四個維度建立閉環,避免因硬件功能缺失、接口不兼容或協議特性支持不全導致的性能損耗、
    的頭像 發表于 08-27 10:07 ?1083次閱讀

    如何利用硬件加速提升通信協議的安全性?

    產品實拍圖 利用硬件加速提升通信協議安全性,核心是通過 專用硬件模塊或可編程硬件 ,承接軟件層面難以高效處理的安全關鍵操作(如加密解密、認證、密鑰管理等),在提升性能的同時,通過硬件
    的頭像 發表于 08-27 09:59 ?976次閱讀
    如何利用<b class='flag-5'>硬件加速</b>提升通信協議的安全性?

    【米爾MYC-YM90X安路飛龍DR1開發板】HMI人機界面開發

    運行、人機交互、高層協議處理等。 FPGA 邏輯:負責實時信號處理、硬件加速(如 AI 推理、圖像處理)、自定義接口適配、高速數據采集等。 接口定義:規劃處理器與 FPGA 的通信方
    發表于 08-14 21:26

    基于FPGA的壓縮算法加速實現

    本設計中,計劃實現對文件的壓縮及解壓,同時優化壓縮中所涉及的信號處理和計算密集型功能,實現對其的加速處理。本設計的最終目標是證明在充分并行化的硬件體系結構 FPGA 上實現該算法時,可以大大提高該算
    的頭像 發表于 07-10 11:09 ?2389次閱讀
    基于<b class='flag-5'>FPGA</b>的壓縮算法<b class='flag-5'>加速</b>實現

    大模型推理顯存和計算量估計方法研究

    GPU、FPGA硬件加速。通過分析硬件加速器的性能參數,可以估算模型在硬件加速下的計算量。 四、實驗與
    發表于 07-03 19:43

    推動硬件輔助驗證平臺增長的關鍵因素

    硬件加速和基于FPGA的原型設計誕生于1980年代中期,開發者將當時初露頭角的現場可編程門陣列(FPGA)率先應用于硅前設計的原型驗證,由此催生了一種全新的驗證工具,打破了軟件仿真的主導局面。
    的頭像 發表于 06-11 14:42 ?974次閱讀
    推動<b class='flag-5'>硬件</b>輔助驗證平臺增長的關鍵因素

    一起來做FPGA開發板啦

    療設備的實時信號分析,到AI模型的硬件加速FPGA都展現出強大的適配能力和靈活的應用潛力。近年來,國內FPGA產業蓬勃發展,涌現出多家實力強勁的芯片原廠,這些國產
    的頭像 發表于 06-10 08:05 ?1426次閱讀
    一起來做<b class='flag-5'>FPGA</b>開發板啦