串擾是高速PCB設計人員存在的基礎之一。市場需要越來越小和更快的電路板，但是兩條平行走線或導體放置在一起的距離越近，一條走線上產生的電磁場干擾另一條走線的機會就越大。

在本文中，我們將介紹串擾是什么，以及如何在高速設計中分析，模擬和消除串擾。

什么是串擾？

串擾是由走線之間有害的電磁耦合引起的干擾。具有移動電荷的導體將始終產生一些電磁場。增大信號速度會增加其在相鄰信號上引起耦合的可能性。讓我們仔細看看電磁耦合的兩個組成部分。

電感/磁耦合

當電流流過諸如PCB走線之類的導體時，會產生磁場。當該場通過相鄰導體時，它會通過法拉第第二感應定律感應出電動勢或電壓。這被稱為磁耦合或電感耦合，如果感應電壓足以破壞經歷電感耦合的走線信號，則可能會出現問題。

電容/電耦合

除磁場外，流經PCB走線的電流還會產生相應的電場。當來自一條跡線的電場與相鄰的平行跡線接觸時，會產生一個電容器。當兩條線路電容耦合時，一條線路上的信號有可能在另一條線路上引起串擾，從而導致噪聲和信號完整性下降。這種現象也稱為寄生電容。

避免串擾的PCB最佳實踐

因此，既然您對串擾背后的物理原理有所了解，那么如何在PCB設計中防止串擾呢？消除串擾的關鍵是，盡管串擾無處不在，但它是并行信號線之間的最大串擾。

消除串擾的最好方法是通過將返回路徑與地面緊密耦合到高速信號來利用導致其產生的并行性。由于返回路徑的大小相等但方向相反，因此磁場相互抵消并減少了串擾。

確保信號完整性的另一種方法是使用差分信號，其中兩條大小相等但極性相反的電壓線用于創建單個高速數據信號。由于實際數據信號被視為接收器上兩條電壓線之間的電壓差，并且由于電磁噪聲趨于同等地影響兩條線，因此即使在存在外部噪聲的情況下，信號本身仍然可以感知。

以下是用于減少串擾的PCB布線技巧的快速摘要：

l減少允許兩條線并行運行的長度。

l確保盡可能有可靠的返回路徑。

l在適當的地方使用差分信令。

l使用帶有過孔接地的保護線。

l盡可能將高速信號（尤其是時鐘信號）與其他走線隔離。

l使相鄰層中的跡線彼此垂直。

使用EDA軟件執行串擾分析

即使您了解了高速PCB設計中可能導致串擾的情況，也可能很難跟蹤所有可能導致電容性和電感性耦合的變量。值得慶幸的是，EDA工具已經發展為使高速PCB的設計更易于管理。