国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

利用EDA技術進行陣列乘法器設計的實例

我快閉嘴 ? 來源:萬方數據 ? 作者:陳媛 黃賢英 ? 2020-09-16 13:45 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

引言

“計算機組成原理”是計算機科學與工程技術類專業的一門核心課程,是學習計算機硬件系統的關鍵課程。本課程以計算機組成結構為中心闡述基本概念和原理,具體介紹了計算機硬件系統中各大部件的組成原理、邏輯實現、設計方法及互連構成整機的技術。提高該課程的實驗教學水平,對于學生加深對課程的理解,培養學生設計能力和創新能力具有重要的意義。

隨著電子技術的不斷發展,數字系統的設計方法也在不斷地進步,傳統的手工設計過程已經被先進的EDA工具所替代。計算機作為一個典型的復雜數字系統,其設計方法發生了根本性的變革,因此應用EDA技術是計算機組成原理課程實驗改革的方向。

目前高校開展本課程實驗教學的方法有2種:一種方法是利用現有的計算機組成原理實驗儀,該實驗儀已將CPU的各個組成部件全部做好,學生只需按書中要求撥動相應開關就能完成實驗,這種方法的缺點是不利于學生的理解,局限性較大,器件的品種、數量擴展困難,學生的設計難以突破實驗箱的限制;另一種方法是應用EDA技術進行實驗,利用軟件生產商提供的ispDesign-EXPERT等軟件工具進行模擬仿真,并通過可編程器件及相應硬件資源來直觀地觀察實驗結果,加深對理論的理解。實踐證明:基于EDA技術的實驗教學,在鞏固學生計算機組成原理課程理論的學習,熟悉CPU各個功能部件的工作情況,促進學生的感性認識,培養學生計算機應用能力和創新能力等方面起了積極的作用。

1、實施方案

計算機組成原理課程實踐教學包含課程實驗(18學時)和課程設計實驗(一周)2個環節,其中課程實驗主要驗證計算機各部件組成和功能,課程設計實驗主要完成計算機整機設計。課程實驗內容包括:①運算器組成實驗;②乘法器設計實驗;③半導體存儲器實驗;④數據傳送實驗;⑤微程序控制器設計實驗;⑥組合邏輯控制器實驗;⑦并行接口實驗;⑧程序中斷實驗。

課程設計為一個綜合性的實驗,實驗內容是完成模型計算機的設計和EDA實現。課程設計的目標由簡單到復雜分為4個階段,學生可根據進展情況完成不同難度的設計。第1階段完成基本模型機設計與實現;第2階段增加移位控制指令,設計移位運算電路;第3階段設計一個具有較完整指令系統的模型機,該模型機的指令系統包括算術邏輯指令、訪存指令、轉移控制指令、v0指令和停機指令,尋址方式包括立即尋址、直接尋址、間接尋址和相對尋址;第4階段設計一個帶接口的模型機,實現中斷功能和訪問并口、串口功能。

2、實驗環境

本課程實驗硬件環境為:PC一386以上微機、西安唐都科教儀器公司的TDN一CM++計算機組成原理實驗臺;軟件環境為:WINDOWS操作系統、TDN一CM++計算機組成原理實驗軟件CMPP和ispDesigoMERT軟件。PC機用于與實驗臺聯機實時調試,利用實驗軟件提供圖形調試功能,動態實時顯示模型計算機各部件之間的數據傳輸以及各部件和總線上的所有信息。

本實驗系統中使用的大規模可編程邏輯器件是Lattice公司的ispIS11032芯片。isp是指芯片具有“在系統可編程功能”,這種功能可隨時對系統進行邏輯重構和修改。

對ispISI1032芯片的邏輯系統設計是通過使用硬件描述語言或原理圖輸人來實現的,硬件描述語言有ABEL,VHDL等多種語言。

實驗系統中采用ispDesigaEXPERT軟件來對可編程邏輯器件ispIS11032進行編程設計實現。ispDesignEXPERT可采用原理圖或硬件描述語言或這2種方法的混合輸人共3種方式來進行設計輸人,并能對所設計的數字電子系統進行功能仿真和時序仿真,其編譯器是軟件所需要的熔絲圖文件。該軟件支持所有Lattice公司的ispLsI器件。

3、利用EDA技術進行實驗的步驟

采用ispDesiglEXPERT軟件來對可編程邏輯器件進行編程設計實現所需的數字系統功能一般要經過如下步驟。①建立新工程;②輸人原理圖或硬件描述語言進行設計;③對源程序進行編譯;④連接下載電纜;⑤將生成的JED文件下載到可編程邏輯器件中;⑥連接實驗電路;⑦在實驗板上驗證所設計系統的邏輯功能。

4、利用EDA技術進行陣列乘法器設計的實例

實驗要求用ispIS11032芯片來實現一個4x4位乘法器。4x4位乘法器設計原理見圖1。

利用EDA技術進行陣列乘法器設計的實例

根據上述乘法的邏輯原理用ABEL語言編寫功能描述程序。其在ispISI1032芯片中對應的管腳安排如圖2所示,驗證實驗連線圖如圖3所示。

利用EDA技術進行陣列乘法器設計的實例

利用EDA技術進行陣列乘法器設計的實例

5、結束語

與以往傳統的實驗方法相比,學生在實驗過程中可以把重點放在模型計算機的設計和仿真驗,使本課程的實踐教學環節更好地達到教學目的。軟件設計調試階段完成后的硬件下載和測試,又使學生能夠學習硬件環境下的調試方法。實踐表明,新的實驗模式激發了學生學習的積極性,加深了對本課程的掌握程度,同時還能夠學到先進的設計技術,學生普遍歡迎這種改革。新的實驗模式有效地鍛煉了學生的設計能力和實踐能力,為學生提供了充分的創造空間,收到了傳統實驗方法難以獲得的效果。
責任編輯:tzh

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    463

    文章

    54012

    瀏覽量

    466189
  • 計算機
    +關注

    關注

    19

    文章

    7807

    瀏覽量

    93205
  • eda
    eda
    +關注

    關注

    72

    文章

    3113

    瀏覽量

    182943
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    CDCVF25084:高性能時鐘乘法器的深度剖析

    (PLL)時鐘乘法器。它利用PLL技術,能精確地將輸出時鐘的頻率和相位與輸入時鐘信號對齊,并且具有四倍的乘法因子。該器件的標稱電源
    的頭像 發表于 02-10 13:50 ?151次閱讀

    CDCF5801A:時鐘乘法器的卓越之選

    CDCF5801A:時鐘乘法器的卓越之選 在電子工程師的日常設計工作中,時鐘信號的處理至關重要,而時鐘乘法器則是實現精確時鐘信號的關鍵組件。今天,我們就來深入探討德州儀器(Texas
    的頭像 發表于 02-10 11:10 ?162次閱讀

    低成本模擬乘法器AD633:特性、應用與設計指南

    低成本模擬乘法器AD633:特性、應用與設計指南 在電子工程師的日常設計工作中,模擬乘法器是一個常用的基礎器件。今天,我們就來深入探討一下ADI公司的低成本模擬乘法器AD633,從它的特性、參數
    的頭像 發表于 01-15 15:00 ?237次閱讀

    深入剖析AD632:高性能四象限乘法器/除法器

    深入剖析AD632:高性能四象限乘法器/除法器 在電子工程師的日常設計中,高性能的模擬信號處理芯片是不可或缺的工具。今天,我們就來詳細探討一下Analog Devices公司的AD632——一款內部
    的頭像 發表于 01-15 15:00 ?177次閱讀

    AD532:高性能單芯片乘法器/除法器的卓越之選

    AD532:高性能單芯片乘法器/除法器的卓越之選 在電子設計領域,乘法器和除法器是實現復雜運算和信號處理的關鍵組件。而AD532作為一款預微調的單芯片
    的頭像 發表于 01-15 14:45 ?232次閱讀

    E203在基于wallace樹+booth編碼的乘法器優化后的跑分結果

    和rs2寄存器輸入乘法操作數,乘法器進行乘法操作,2th輸出乘法結果)。 目前優化后的乘法器輸出
    發表于 10-27 07:54

    E203V2長周期乘法器核心booth算法解讀

    E203V2乘法器所在模塊為e203_exu_alu_muldiv.v,其中包含乘法和除法兩大塊,這里僅對乘法模塊進行解讀。 乘法模塊首先
    發表于 10-24 09:33

    Verilog實現使用Booth編碼和Wallace樹的定點補碼乘法器原理

    周期乘法器乘法器,對于無符號乘法進行一位符號擴展后統一當作有符號數進行運算,因此需要17個迭代周期。為了改良
    發表于 10-23 08:01

    改進wallance樹乘法器優化方法

    周期復用加法器的部分積加和算法,我們采用了改進的wallance樹結構進行部分積的快速壓縮,實現了單周期的乘法計算。 經過時序分析,我們的單周期乘法器時鐘頻率可以提高至140Hz,對比
    發表于 10-23 06:37

    關于E203內核高性能乘法器優化(一)

    。而采用線性陣列乘法器壓縮9個部分積需要7級CSA壓縮,消耗7個延時單位,且Wallace樹形乘法器消耗的CSA單元數量相對于線性陣列乘法器
    發表于 10-23 06:09

    蜂鳥乘法器設計分享

    蜂鳥的乘法器主體設計在ALU模塊的子單元MDV模塊中,MDV模塊包括乘除法器邏輯設計,它只包含運算控制,但并不包含具體運算,它們都需要將部分積或者部分余數傳入數據通路(dpath模塊)中,從而實現
    發表于 10-22 08:21

    蜂鳥E203乘法器改進

    蜂鳥E203為了節約資源,乘法運算采用循環移位方式計算最終結果,這樣的乘法器需要經過較多時鐘周期來處理數據,導致處理數據效率較低。為了提高計算效率,這里分享一種基于流水線思想的乘法器,即采用多個
    發表于 10-22 07:28

    蜂鳥E203內核乘法器的優化

    乘法器的優化實現一般從兩個方面入手。第一是減少生成的部分積數量,另外就是減少部分積累加的延時。 在開源的E203源碼中,32*32乘法器利用radix-4 booth編碼產生部分積,每個周期做一次
    發表于 10-22 06:11

    優化boot4乘法器方法

    的數據需要增加管理開銷,降低乘法器的性能。使用固定位寬的乘法器可以避免管理開銷,提升乘法器的性能。 使用片上存儲器:在Boot4乘法器中,數據是通過外部存儲器輸入到
    發表于 10-21 12:13

    ADL5390 RF矢量乘法器技術手冊

    ADL5390矢量乘法器由一對匹配的寬帶可變增益放大器組成,二者輸出相加,每個放大器具有單獨的線性幅度增益控制。如果兩個輸入RF信號正交,則可以將該矢量乘法器配置為矢量調制器,或將增益控制引腳用作
    的頭像 發表于 04-09 10:02 ?977次閱讀
    ADL5390 RF矢量<b class='flag-5'>乘法器</b><b class='flag-5'>技術</b>手冊