在日前召開的“GSMA Thrive 5G時代”主題視頻活動中，賽靈思高級總監Harpinder Matharu表示，隨著越來越多運營商開始進行5G部署，系統供應商不斷尋求各種方法解決5G部署與性能短板。此外，3GPP標準第16版即將完成，預計將引入幾項強化功能和用例。這對下一代5G系統的需求呈現出“新變化”。而賽靈思推出的Versal ACAP是一種新型可編程SoC，旨在滿足下一代5G設備的這種“新變化”。

賽靈思高級總監Harpinder Marharu

改進大規模MIMO系統的“四大研發領域”

基于波束成型技術的5G NR 6GHz以下大規模MIMO系統已經成為全球商業5G部署的主流。

第一輪5G部署的主要用例是增強型移動寬帶應用，這是為了解決網絡中快速增長的吞吐量需求，平均每15-18個月翻一番。大規模MIMO系統可提供擴展性容量強化，并在整個片區內實現更一致的頻譜效率改進。仿真與場測結果表明，如果我們持續使用傳統的微基站對現有網絡進行增密，則頻譜效率并不統一，容量和覆蓋上限仍然存在。

然而，對于大規模MIMO系統來說，情況并非如此，大規模MIMO系統的關鍵區別在于通過使用波束成形來調度多個用戶同時使用頻譜和頻率源的能力。與傳統的MIMO無線電相比，大規模MIMO系統的目標是3-5倍的性能提升。

Harpinder Singh Matharu指出，大規模MIMO系統在場測中實際情況與仿真結果并不一致。“雖然下行鏈路性能處于預期帶寬的低端，上行鏈路性能和覆蓋范圍更是低于預期。對于小區邊緣信噪比較低的UE情況尤其如此。此外，并非所有時刻都有多個用戶供系統調度，當小區負載較輕時，大規模MIMO系統提供的容量難以得到充分利用。這需要調度增強特性和跨層優化來彌補這些缺點。”

Harpinder Singh Matharu認為，改進大規模MIMO系統的領先研發領域包括天線面板創新、改進波束形成管理、更好的調度算法和跨層優化，以及跨相鄰片區的協調多點傳輸。

對天線面板的增強，可以通過自適應算法合并每個天線單元上的接收信號來提高接收信號功率。這需要對與自適應天線面板相關聯的開關電路進行充分的校準和配置，這些功能通過DFE數字設備實施。

Harpinder Singh Matharu指出，“3GPP標準第16版針列出了幾項研究，在某些情況下放寬對UE使用全功率發射的限制。例如，具有未覆蓋或部分覆蓋的天線的UE會由于預編碼器的限制，僅使用天線的子集進行發射。因此，未使用的天線和相關的PL排列會導致發射功率的損失。”

降低參考信號的峰均比 （PA/PR） 也是支持UE以全功率傳輸的考慮因素。這將有助于減少上行鏈路覆蓋問題，并在上行鏈路上支持更多空間流。當前系統支持的上行空間流數約為8個，但在實際應用中，很難達到所有空間流都能同時使用的場景。

更精確的信道估計、更多與信道估計相關的參考信號，以及更快的波束成形系數更新也在研究中。調度器、每個用戶的信道估計和波束管理的跨層優化都是大規模MIMO系統整體性能改善的主要研究領域。

“改進調度器的機器學習技術是業界提出的另一項研究課題。”Harpinder Singh Matharu表示，基站根據用戶地理位置或基于移動角度、往返時間等因素的定位維護有價值的數據集，每個用戶的歷史波束字典、信道估計和調度用戶組合。可以使用這些數據集來訓練機器模型，以準確地預測要在給定情況下調度的UE的最佳集合。這將有可能為調度器提供有價值的輸入。

綜上所述，賽靈思確立了對大規模MIMO系統進行改進所需的一些算法與功能。有鑒于此，目前提出的許多方法顯著提高了計算需求和波束成形要求，以及額外的前端設備數量。

下一代5G設備需求呈現“新變化”

“隨著越來越多的運營商嘗試進行5G部署和3GPP第16版標準的準備工作，對下一代5G設備的需求因此發生了變化。”Harpinder Singh Matharu進一步指出，“下一代5G系統對中頻或C頻段的典型帶寬要求是400MHz瞬時帶寬，占用帶寬為200MHz。這是為了實現多運營商設備共享，以及減少系統排隊，滿足不同國家/地區的客戶需求而做的考慮。”

寬帶無線電應用方面業界也在考慮采用新功放技術，尤其是氮化鎵功放，可將功率效率再提高5-10%。這些功放系統的預失真線性化要復雜得多，也需要大量的計算。在實施所有這些變革的同時，必須保持頻譜的每MHz功率占用不變。對于現在必須支持4-5倍以上計算密度的波束成形和DFE設備來說，這是一個具有挑戰性的要求。

評估計算密度的一個示例是由波束成形功能入手。假設下一代5G系統需要支持25層空間流，那么對于100MHz的單載波下行鏈路，每秒需要1420億次復數乘法才能實現波束形成功能。隨著占用帶寬增加到200MHz，計算和內存需求也會翻一番。Harpinder Singh Matharu指出，業界正在研究多種途徑來提高信道估計精度和提高波束成型系數更新的頻率。很可能一些信道估計增強和相關聯的波束速率競爭將被推送到波束成形功能。這將進一步增加對波束形成器件的計算要求。

另一項目關鍵要求便是系統擴展性，32T32R大規模MIMO系統已經成為不同部署的首選形態。對于密集的城市地區，特別是信號覆蓋高層建筑的應用，將需要64T64R大規模MIMO系統，而16T16R或傳統的8T8R無線電系統或許足以滿足農村地區的需求。要針對所有這些規格重復使用固件、軟件和模塊，以節省成本并縮短上市時間。

Versal ACAP滿足下一代5G設備需求

“賽靈思7nm Versal自適應計算加速平臺（ACAP）是一種新型可編程SoC，旨在滿足下一代5G設備的需求。”Harpinder Singh Matharu指出，賽靈思于2018年3月宣布推出ACAP平臺，首款器件自6月以來一直在發貨。賽靈思Versal是一種異構計算體系結構，它添加了一種稱為AI Engine的自適應智能矢量引擎來執行波束形成和DFE功能。

據Harpinder Singh Matharu介紹，AI Engine也適用于機器學習應用。Versal系列器件具有數十到數百個AI矢量處理器，以滿足各種用例的各種計算需求。

“Versal器件中的AI矢量處理器以1GHz+時鐘頻率運行，每秒可提供32GMAC。首款出貨的Versal器件擁有400個AI處理器陣列，可在單個器件上實現每秒12.8TMAC的計算速度。與第一代5G基站使用的賽靈思UltraScale+器件相比，Versal將5G信號計算密度提高了5倍。同時，AI Engine支持定點和單精度浮點運算。而且與16nm的賽靈思UltraScale+器件相比，AI Engine將機器學習計算速度提高了20倍。機器學習可用于增強調度器性能。此外，每芯片面積功耗降低40%。”

賽靈思Versal平臺的編程模型、軟件工具和庫顯著提高了生產力。AI引擎本身支持C/C++編程。AI引擎用于加速計算密集型波束形成、數字前端和機器學習功能。每個AI引擎與相鄰的向量引擎共享128KB的數據內存，用于處理器間通信。人工智能引擎支持高速連接結構來源和下沉數據。

此連接結構具有DMA引擎，由軟件工具根據內核設計和布局約束自動編程。Harpinder Singh Matharu表示：“我們的多速率以太網MAC基本模塊用于有效支持多個端口的25G前端連接，具有低于納秒級的時頻。該器件支持細粒度存儲層次可編程邏輯，用于存儲流式用戶復數信號和波束成型參數。”

可選的DDR控制器支持將波束成形字典存儲在外部存儲器中。網絡芯片形成在可編程邏輯、AI引擎陣列、外部存儲器和芯片上的基本塊中的不同功能或內核之間高效傳輸數據的高速通道。片上雙核ARM A72處理器用于初始系統配置，系統啟動后，除了實時操作系統或Linux的控制功能外，A72處理器還可用于運行時系統配置。
責任編輯:pj