SFB 4 ＂TON＂生成接通延遲
SFB 4 "TON"使信號上升沿延遲時間PT。定時器只在STARTUP和RUN模式下運行。
IN輸入的上升沿會導致時間PT用完后輸出Q出現上升沿。隨后Q將保持置位狀態，直到IN輸入再次變為0。如果IN輸入在時間PT用完前變為0，輸出Q將保持其設置0不變。
ET輸出提供IN輸入的上一上升沿后過去的時間。其最大值為PT輸入的值。IN輸入變為0時將復位ET。
操作系統會在冷啟動期間重置SFB4 "TON"的背景。如果希望在暖啟動后初始化此SFB的背景，必須在OB100中使用PT = 0 ms調用SFB 4。如果此SFB的背景位于另一個塊中，可以，例如通過初始化更高級別的塊，重置這些背景。
例如：
TON_FrgK90_Zutritt(IN:= (ST_BA.K90_AnfoZutritt And FrgK90_Zutritt),PT:=T#2s);
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
信號
+關注
關注
12文章
2914瀏覽量
80156 -
定時器
+關注
關注
23文章
3368瀏覽量
123689
原文標題：SFB 4 "TON"生成接通延遲
文章出處：【微信號：gh_a8b121171b08，微信公眾號：機器人及PLC自動化應用】歡迎添加關注！文章轉載請注明出處。
發布評論請先 登錄
相關推薦
熱點推薦
網絡延遲具體是怎樣影響實時波形查看的？
網絡延遲對實時波形查看的影響，本質是 在 “現場波形發生” 與 “遠程屏幕顯示” 之間制造了時間差 ，且這個時間差會通過波形的 “時間滯后、顯示連貫性、多測點同步性” 三個維度具體體現，最終破壞實時
FPGA中數據延遲方案介紹
本質上就是對數據進行多級寄存器緩存，延遲時間以clk的一個周期為單位，消耗的就是寄存器。比較適合延遲固定周期以及延遲周期比較短的情況。
240FPS超低延遲網絡相機 帶寬可控
低延遲在無人設備的控制中是一個很重要的指標，越是低的延遲越能夠體現出“人機協同”。而在影響無人設備控制延遲的因素有相機本身延時、畫面顯示端性能、視頻傳輸協議、編解碼能力等。因此，想要很好的控制視頻
新近多款游戲支持DLSS 4多幀生成
29 日正式上線，GeForce RTX 用戶在首日獲得全套 RTX 技術帶來的出色 PC 體驗。GeForce RTX 50 系列 GPU 可開啟 DLSS 4 多幀生成，帶來至高可達 5 倍幀率提升和極致性能表現。
有哪些方法可以降低分布式光伏集群通信網絡中的延遲？
競爭與擁塞 接入層是延遲的 “第一道關口”，需通過技術選型和資源分配降低信道沖突與接入壓力。 選擇低延遲通信技術 無線場景：優先采用支持 “并發接入” 的技術，如 5G/4G Cat-M1 （支持海量連接 + 低
生成式 AI 重塑自動駕駛仿真：4D 場景生成技術的突破與實踐
生成式AI驅動的4D場景技術正解決傳統方法效率低、覆蓋不足等痛點，如何通過NeRF、3D高斯潑濺等技術實現高保真動態建模？高效生成極端天氣等長尾場景？本文為您系統梳理AI驅動的4D場景
谷歌新一代生成式AI媒體模型登陸Vertex AI平臺
我們在 Vertex AI 上推出新一代生成式 AI 媒體模型: Imagen 4、Veo 3 和 Lyria 2。
Analog Devices Inc. EVAL-CN0584-EBZ低延遲開發套件（LLDK）特性/布局/框圖
Analog Devices EVAL-CN0584-EBZ低延遲開發套件（LLDK）是一款開發平臺，包括4個16位ADC和4個16位DAC通道，通過FMC低引腳數（LPC）連接器與FPGA連接。該
浪涌保護器使用SCB和SFB后備保護模式的分析及應用方案
選擇后備保護模式并正確安裝后備保護器，是構建完整防雷體系的關鍵環節。 一、SPD后備保護模式深度對比：SCB vs. SFB 為應對SPD失效風險，當前主流后備保護方案主要有兩種：SPD+專用后備斷路器（SCB） 和 SPD集成一體式后備保護裝置（SFB）。
互連層RC延遲的降低方法
隨著集成電路技術節點的不斷減小以及互連布線密度的急劇增加，互連系統中電阻、電容帶來的 RC耦合寄生效應迅速增長，影響了器件的速度。圖2.3比較了不同技術節點下門信號延遲（gate delay）和互連
超125款游戲和應用支持DLSS 4多幀生成
在 COMPUTEX 2025，NVIDIA 發布多項內容。現在已有超過 125 款游戲和應用支持 DLSS 4 多幀生成，并有 10 款新游戲即將發布，《毀滅戰士：黑暗時代》將于 6 月更新支持路徑追蹤與 DLSS 光線重建，《傳送門 RTX 版》推出全新更新。
求助，為什么在PdStack中檢測到Attach和打開Vbus之間會有很長時間的延遲？
我的處理器是 PMG1-S2，我已經移植了 PdStack。
目前，我可以看到連接（CC 線路變化）和 Vbus 接通之間有400 毫秒的延遲。 我的理解是，400 毫秒的延遲違反了 USB-c
發表于 05-21 08:20
HMC910LC4B寬帶模擬時間延遲器件，采用SMT封裝，DC-24GHz技術手冊
HMC910LC4B是一款寬帶時間延遲器件，具有0至70 ps連續可調延遲范圍。 延遲控制相對于控制電壓VDC具有直線單調性，控制輸入調制帶寬為600MHz。該器件針對高于輸入靈敏度電
DS1100 5抽頭、經濟型定時單元(延遲線)技術手冊
DS1100系列延遲線含有5個等間隔抽頭，可以提供4ns至500ns的延遲。這些器件采用表貼封裝，有效節省PCB面積。采用100%的硅延遲線和工業標準的μMAX?或SO封裝，與混合技術
?Diffusion生成式動作引擎技術解析
Diffusion生成式動作引擎 Diffusion生成式動作引擎是一種基于擴散模型（Diffusion Models）的生成式人工智能技術，專注于生成連續、逼真的人類動作或動畫序列。
工商網監
評論