3月12日消息，CEVA，全球領先的智能和互聯設備信號處理平臺和人工智能處理器IP 的授權許可廠商 （納斯達克股票交易所代碼：CEVA） 宣布推出世界上功能最強大的DSP架構Gen4 CEVA-XC。這款全新架構瞄準 5G 端點和無線接入網絡（RAN）、企業接入點以及其他數千兆數據處理、且低延遲應用，針對這些應用所需的最復雜并行處理工作負載提供了無與倫比的性能。

- 第四代 CEVA-XC架構可提供1，600 GOPS的最高性能、創新的動態多線程和先進流水線，并且在7nm下實現1.8GHz主頻

- CEVA-XC16 DSP是首個基于第四代 CEVA-XC架構的處理器，瞄準5G智能無線電接入網絡（RAN）和企業接入點應用，可將峰值性能提高2.5倍

第四代 CEVA-XC 的強大架構統一了標量和矢量運算處理，可實現兩次 8 路 VLIW 和前所未有的 14，000 位數據級并行。它采用的先進深層流水線架構使得在 7nm 工藝節點下可實現 1.8 GHz 主頻，并使用了獨特的物理設計架構來實現完全可綜合的設計流程，以及創新的多線程設計，允許處理器動態地配置為寬 SIMD機或劃分為較小的同時 SIMD 線程。第四代 CEVA-XC 架構還具有一個使用 2048 位內存帶寬的新穎內存子系統，具有連貫一致的、緊耦合的內存，以支持高效的并發多線程和內存接入。

Linley Group 高級分析師 Mike Demler 表示：“ 第四代 CEVA-XC 架構是 CEVA 致力以行業領先的力度進行 DSP 并行處理的創新。這款架構具有動態可重配置的多線程和高速設計，以及用于控制和運算處理的全面功能，為用于 5G 基礎架構和端點的 ASIC 和 ASSP 器件的普及發展奠定了基礎。”

第一個基于第四代 CEVA-XC 架構的處理器是多核 CEVA-XC16，這是有史以來運行速度最快的 DSP 內核，瞄準各種形式的 5G RAN 體系結構的快速部署，包括開放式 RAN（O-RAN）、基帶單元（BBU）聚合以及 Wi-Fi 和 5G 企業接入點。CEVA-XC16 還適用于與基站運作相關的海量信號處理和 AI 工作負載。

CEVA-XC16 在設計時充分考慮了最新的 3GPP 規范，并且基于 CEVA 與領先的無線基礎架構供應商合作開發其蜂窩基礎架構 ASIC 的豐富經驗。CEVA 前代 CEVA-XC4500 和 CEVA-XC12 DSP 現在助力 4G 和 5G 蜂窩網絡，并且一家領先的無線設備供應商已將新型 CEVA-XC16 用于其下一代 5G ASIC 設計。

CEVA-XC16 提供高達每秒 1600 GOPS 的高并行度性能，可以重新配置為兩個單獨的并行線程，兩者可以同時運行，共享具有高速一致性緩存的 L1 數據存儲器，從而直接提升 PHY 控制處理的延遲和性能效率，而無需使用額外的 CPU。相比在擁擠區域連接大量用戶的單核 / 單線程架構，這些全新概念設計將每平方毫米的性能提高了 50%。這對于定制 5G 基站芯片普遍采用的大型內核集群而言，可節省 35%的芯片面積。

CEVA-XC16 的其他主要功能包括：

最新一代雙 CEVA-BX 標量處理器單元——支持真正的并發多線程運行

可將矢量單位資源動態分配給處理線程——最好地利用矢量單位資源，并減少復雜流程的開銷

先進的標量控制架構和工具，通過使用最新的動態分支預測和循環優化，以及基于 LLVM 的編譯器，相比前代產品，可將代碼大小減少 30%

用于 FFT 和 FIR 的全新指令集架構——可將性能提高兩倍

增強的多用戶功能，支持大帶寬分配給單一用戶也支持精細的用戶分配

上代 CEVA-XC4500 和 CEVA-XC12 DSP 的軟件可簡單遷移

CEVA 副總裁兼移動寬帶業務部門總經理 Aviv Malinovitch 表示：“5G 是一項具有跨越消費者、工業、電信和 AI 領域的多種增長矢量的技術，應對這些零散而復雜的用例需要全新的處理器思維和實踐，而我們的第四代 CEVA-XC 架構采用了這一全新方法，通過突破性創新和設計實現了前所未有的 DSP 內核性能。CEVA-XC16 DSP 是這項成就的例證，并且為希望從不斷增長的 5G 資產開支和 Open RAN 網絡架構中獲益的 OEM 廠商和半導體供應商大幅降低了進入門檻。”

責任編輯：gt