聯(lián)華電子2日表示，在使用USB 2.0測試載具并成功通過硅驗證之后，正式宣布更先進的22納米制程技術就緒。

聯(lián)電表示，相較于一般的USB 2.0 PHY IP，使用聯(lián)電制程的測試載具所使用面積是全球最小，已展現(xiàn)聯(lián)電技術的成熟，且新的芯片設計若要采用22納米制程，并無需更改現(xiàn)有的28納米設計架構(gòu)，客戶將可放心地的直接從28納米制程轉(zhuǎn)移到22納米。

聯(lián)電強調(diào)，將致力于提供世界領先的晶圓專工特殊技術，并持續(xù)推出特殊制程，以應用于快速成長的5G、物聯(lián)網(wǎng)和車用電子等芯片市場。與原本的28納米高介電系數(shù)/金屬柵極制程相比，22納米能再縮減10%的晶粒面積、擁有更好的功率效能比，以及強化射頻性能等特點。

另外還提供了與28納米制程相同光罩數(shù)的22納米超低功耗版本（22ULP），以及22納米超低泄漏版本（22ULL），將支援0.6~1.0伏特電壓，協(xié)助客戶在系統(tǒng)單芯片設計中同時享有兩種技術優(yōu)勢。

日前聯(lián)電已與ASIC設計服務商智原在22納米制程平臺上合作推出基礎元件IP支援，是市場上需防漏電或長期續(xù)行的產(chǎn)品，如機頂盒、數(shù)字電視、監(jiān)視器、穿戴式裝置等物聯(lián)網(wǎng)芯片的理想選擇。

目前應用22ULP/ULL制程的基礎元件IP已具備進階的繞線架構(gòu)，多樣的IO元件庫包括通用IO、多重電壓IO、RTC IO、OSC IO和類比ESD IO，且存儲器編譯器還具有雙電源軌功能、多重省電模式、和讀寫輔助功能等特色。
責任編輯：wv