国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

pcb的焊盤是怎樣設(shè)計的

PCB線路板打樣 ? 來源:ct ? 2019-10-21 16:24 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

焊盤(land),表面貼裝裝配的基本構(gòu)成單元,用來構(gòu)成電路板的焊盤圖案(land pattern),即各種為特殊元件類型設(shè)計的焊盤組合。沒有比設(shè)計差勁的焊盤結(jié)構(gòu)更令人沮喪的事情了。當一個焊盤結(jié)構(gòu)設(shè)計不正確時,很難、有時甚至不可能達到預(yù)想的焊接點。焊盤的英文有兩個詞:Land 和 Pad ,經(jīng)常可以交替使用;可是,在功能上,Land 是二維的表面特征,用于可表面貼裝的元件,而 Pad 是三維特征,用于可插件的元件。作為一般規(guī)律,Land 不包括電鍍通孔(PTH, plated through-hole)。旁路孔(via)是連接不同電路層的電鍍通孔(PTH)。盲旁路孔(blind via)連接最外層與一個或多個內(nèi)層,而埋入的旁路孔只連接內(nèi)層。

如前面所注意到的,焊盤Land通常不包括電鍍通孔(PTH)。一個焊盤Land內(nèi)的PTH在焊接過程中將帶走相當數(shù)量的焊錫,在許多情況中產(chǎn)生焊錫不足的焊點。可是,在某些情況中,元件布線密度迫使改變到這個規(guī)則,最值得注意的是對于芯片規(guī)模的封裝(CSP, chip scale package)。在1.0mm(0.0394“)間距以下,很難將一根導(dǎo)線布線通過焊盤的“迷宮”。在焊盤內(nèi)產(chǎn)生盲旁通孔和微型旁通孔(microvia),允許直接布線到另外一層。因為這些旁通孔是小型和盲的,所以它們不會吸走太多的焊錫,結(jié)果對焊點的錫量很小或者沒有影響。

有許多的工業(yè)文獻出于IPC(Association Connecting Electronics Industries), EIA(Electronic Industry Alliance)和JEDEC(Solid State Technology Association),在設(shè)計焊盤結(jié)構(gòu)時應(yīng)該使用。主要的文件是IPC-SM-782《表面貼裝設(shè)計與焊盤結(jié)構(gòu)標準》,它提供有關(guān)用于表面貼裝元件的焊盤結(jié)構(gòu)的信息。當J-STD-001《焊接電氣與電子裝配的要求》和IPC-A-610《電子裝配的可接受性》用作焊接點工藝標準時,焊盤結(jié)構(gòu)應(yīng)該符合IPC-SM-782的意圖。如果焊盤大大地偏離IPC-SM-782,那么將很困難達到符合J-STD-001和IPC-A-610的焊接點。

元件知識(即元件結(jié)構(gòu)和機械尺寸)是對焊盤結(jié)構(gòu)設(shè)計的基本的必要條件。IPC-SM-782廣泛地使用兩個元件文獻:EIA-PDP-100《電子零件的注冊與標準機械外形》和JEDEC95出版物《固體與有關(guān)產(chǎn)品的注冊和標準外形》。無可爭辯,這些文件中最重要的是JEDEC 95出版物,因為它處理了最復(fù)雜的元件。它提供有關(guān)固體元件的所有登記和標準外形的機械圖。

JEDEC出版物JESD30(也可從JEDEC的網(wǎng)站免費下載)基于封裝的特征、材料、端子位置、封裝類型、引腳形式和端子數(shù)量,定義了元件的縮寫語。特征、材料、位置、形式和數(shù)量標識符是可選的。

封裝特征:一個單個或多個字母的前綴,確認諸如間距(pitch)和輪廓等特征。

封裝材料:一個單字母前綴,確認主體封裝材料。

端子位置:一個單字母前綴,確認相對于封裝輪廓的端子位置。

封裝類型:一個雙字母標記,指明封裝的外形類型。

引腳新式:一個單字母后綴,確認引腳形式。

端子數(shù)量:一個一位、兩位或三位的數(shù)字后綴,指明端子數(shù)量。

表面貼裝有關(guān)封裝特性標識符的一個簡單列表包括:

E 擴大間距(》1.27 mm)

F 密間距(《0.5 mm);限于QFP元件

S 收縮間距(《0.65 mm);除QFP以外的所有元件。

T 薄型(1.0 mm身體厚度)

表面貼裝有關(guān)端子位置標識符的一個簡單列表包括:

Dual 引腳在一個正方形或矩形封裝相反兩側(cè)。

Quad 引腳在一個正方形或矩形封裝的四側(cè)。

表面貼裝有關(guān)封裝類型標識符的一個簡單列表包括:

CC 芯片載體(chip carrier)封裝結(jié)構(gòu)

FP 平封(flat pack)封裝結(jié)構(gòu)

GA 柵格陣列(grid array)封裝結(jié)構(gòu)

SO 小外形(small outline)封裝結(jié)構(gòu)

表面貼裝有關(guān)引腳形式標識符的一個簡單列表包括:

B 一種直柄或球形引腳結(jié)構(gòu);這是一種非順應(yīng)的引腳形式

F 一種平直的引腳結(jié)構(gòu);這是一種非順應(yīng)的引腳形式

G 一種翅形引腳結(jié)構(gòu);這是一種順應(yīng)的引腳形式

J 一種“J”形彎曲的引腳結(jié)構(gòu);這是一種順應(yīng)的引腳形式

N 一種無引腳的結(jié)構(gòu);這是一種非順應(yīng)的引腳形式

S 一種“S”形引腳結(jié)構(gòu);這是一種順應(yīng)的引腳形式

例如,縮寫詞F-PQFP-G208,描述0.5

mm(F)塑料(P)方形(Q)平面封裝(FP),翅形引腳(G),端子數(shù)量208。

對元件和板表面特征(即焊盤結(jié)構(gòu)、基準點等)的詳細公差分析是必要的。IPC-SM-782解釋了怎樣進行這個分析。許多元件(特別是密間距元件)是嚴格公制單位設(shè)計的。不要為公制的元件設(shè)計英制的焊盤結(jié)構(gòu)。累積的結(jié)構(gòu)誤差產(chǎn)生不配合,完全不能用于密間距元件。記住,0.65mm等于0.0256”,0.5mm等于0.0197“。

在IPC-SM-782標準內(nèi),每個元件與相應(yīng)的焊盤結(jié)構(gòu)組織在四個頁面中。結(jié)構(gòu)如下:

第一頁包括有關(guān)元件的通用信息,包括可應(yīng)用文件、基本結(jié)構(gòu)、端子或引腳數(shù)量、標記、載體封裝格式、工藝考慮、和焊接阻力。

第二頁包括設(shè)計焊盤結(jié)構(gòu)所必須的元件尺寸,對于其它元件信息,參考EIA-PDP-100和95 出版物。

第三頁包括相應(yīng)焊盤結(jié)構(gòu)的細節(jié)與尺寸。為了產(chǎn)生最適合的焊接點條件,在這頁上描述的焊盤結(jié)構(gòu)是基于最大材料情況(MMC, maximum material condition)。使用最小材料情況(LMC, least material condition)時,尺寸可能影響焊接點的形成。

第四頁包括元件與焊盤結(jié)構(gòu)的公差分析。它也提供對于焊接點的形成應(yīng)該期望得到什么的詳細內(nèi)容。焊點強度受錫量的影響。在決定不使用基于MMC尺寸的焊盤結(jié)構(gòu)之前,應(yīng)該進行公差分析和焊接點評估。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4404

    文章

    23878

    瀏覽量

    424243
  • 焊盤
    +關(guān)注

    關(guān)注

    6

    文章

    604

    瀏覽量

    39768
  • 華強pcb線路板打樣
    +關(guān)注

    關(guān)注

    5

    文章

    14629

    瀏覽量

    44637
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    過孔,你真的了解嗎?PCB設(shè)計中的“隱形殺手”揭秘

    Q過孔打在盤上,到底是"妙招"還是"餿主意"?A在PCB設(shè)計中,過孔和是兩個最基本的元素,但它們的關(guān)系卻常常讓工程師們頭疼不已。有人為了節(jié)省空間將過
    的頭像 發(fā)表于 03-04 07:34 ?2751次閱讀
    過孔<b class='flag-5'>焊</b><b class='flag-5'>盤</b>,你真的了解嗎?<b class='flag-5'>PCB</b>設(shè)計中的“隱形殺手”揭秘

    從定位難到零偏差!激光焊錫機解鎖0.2mm超小PCB焊接新高度

    PCB的焊接,存在諸多局限。而激光焊接技術(shù)憑借其卓越的性能,成為解決這些挑戰(zhàn)的關(guān)鍵。大研智造的激光錫球焊標準機,以其先進的技術(shù)和可靠的性能,為0.2mm超小PCB
    的頭像 發(fā)表于 02-05 17:17 ?968次閱讀

    allegro17.2版本在pcb里編輯器件,不顯示數(shù)據(jù)

    allegro17.2版本在pcb里編輯器件,不顯示數(shù)據(jù),重裝軟件也一樣,是不是哪沒設(shè)置好
    發(fā)表于 01-19 20:27

    相同PCB單板,相同信號的AC電容,為啥反不同?

    高速先生成員--姜杰 高速先生今年寫了不少AC耦合電容相關(guān)的文章,本來已經(jīng)有點“審美疲勞”了,但是看到這個案例,還是忍不住再寫一篇—— 一方面,這個案例完美展示了反設(shè)計兩個基本因
    發(fā)表于 12-23 09:24

    PCB工藝有哪幾種?

    PCB工藝對元器件焊接可靠性等很關(guān)鍵,不同工藝適用于不同場景,常見分類及說明如下:
    的頭像 發(fā)表于 09-10 16:45 ?958次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>焊</b><b class='flag-5'>盤</b>工藝有哪幾種?

    PCB覆銅后,只有GND與覆銅區(qū)域間隙太小

    其他與覆銅區(qū)域間隙正常,如何把GND與覆銅區(qū)域間隙調(diào)整正常?目前幾乎挨在一起了
    發(fā)表于 08-14 11:56

    PCB的樣子越詭異,高速過孔的性能越好?

    過孔沒有做背鉆,又或者今天要說的,反挖空沒get到! 應(yīng)眾多粉絲的墻裂要求,Chris今天就給大家講講過孔反挖空這檔子事。為什么要挖空過孔的反
    發(fā)表于 08-04 16:00

    如何從PCB移除阻層和錫膏層

    使用屬性中 Solder Mask Expansion 的 “ Tented ” 選項:該選項會移除所有阻層,導(dǎo)致頂層 / 底層的
    的頭像 發(fā)表于 07-22 18:07 ?5194次閱讀
    如何從<b class='flag-5'>PCB</b><b class='flag-5'>焊</b><b class='flag-5'>盤</b>移除阻<b class='flag-5'>焊</b>層和錫膏層

    PCB設(shè)計中過孔為什么要錯開位置?

    PCB設(shè)計中,過孔(Via)錯開位置(即避免過孔直接放置在盤上)是出于電氣性能、工藝可靠性及信號完整性的綜合考量,具體原因如下: 1. 防止焊料流失,確保焊接質(zhì)量
    的頭像 發(fā)表于 07-08 15:16 ?1056次閱讀

    Allegro Skill布線功能-隔層挖空

    在高速PCB設(shè)計中,對于射頻信號的,其相鄰層挖空的設(shè)計具有重要作用。首先射頻信號的通常較大,容易形成分布電容,從而破壞微帶線或帶狀線
    的頭像 發(fā)表于 06-06 11:47 ?2483次閱讀
    Allegro Skill布線功能-<b class='flag-5'>焊</b><b class='flag-5'>盤</b>隔層挖空

    PCB設(shè)計中的命名規(guī)范

    1.命名規(guī)范 獲取完整文檔資料可下載附件哦!!!!如果內(nèi)容有幫助可以關(guān)注、點贊、評論支持一下哦~
    發(fā)表于 05-29 16:01

    PCB橋脫落與LDI工藝

    本文對貼片廠貼回來的電路板出現(xiàn)芯片引腳間的連錫問題、PCB板(電路板)的阻橋脫落有一定意義,特別是做電子產(chǎn)品的工程師強烈建議閱讀、而對于個人DIY的電子玩家也可以了解這些概念。 ? 1. 阻
    的頭像 發(fā)表于 05-29 12:58 ?1464次閱讀
    <b class='flag-5'>PCB</b>阻<b class='flag-5'>焊</b>橋脫落與LDI工藝

    PCB單層板LAYOUT,QFN封裝的中間接地走線出不來怎么辦?

    設(shè)計如下: 此封裝設(shè)計看起來沒有任何問題。但是一些產(chǎn)品實際應(yīng)用中,會存在很大的問題。比如:PCB為單層板,芯片只有散熱33是接地管腳,如果按0.15mm的線寬線距設(shè)計,此封裝就會導(dǎo)致GND
    發(fā)表于 04-27 15:08

    Allegro Skill封裝原點-優(yōu)化

    PCB設(shè)計中,部分文件可能因從Altium Designer或PADS軟件轉(zhuǎn)換而來,導(dǎo)致兼容性問題。這些問題通常表現(xiàn)為貼片會自動增加Thermal Pad、Anti Pad以及
    的頭像 發(fā)表于 03-31 11:44 ?1940次閱讀
    Allegro Skill封裝原點-優(yōu)化<b class='flag-5'>焊</b><b class='flag-5'>盤</b>

    BGA設(shè)計與布線

    BGA(BallGridArray)封裝因其高密度引腳和優(yōu)異的電氣性能,廣泛應(yīng)用于現(xiàn)代電子設(shè)備中。BGA設(shè)計與布線是PCB設(shè)計中的關(guān)鍵環(huán)節(jié),直接影響焊接可靠性、信號完整性和熱管
    的頭像 發(fā)表于 03-13 18:31 ?2025次閱讀
    BGA<b class='flag-5'>焊</b><b class='flag-5'>盤</b>設(shè)計與布線