在高速PCB設計中，差分信號（DIFferential Signal）的應用越來越廣泛，電路中最關鍵的信號往往都要采用差分結構設計。為什么這樣呢？和普通的單端信號走線相比，差分信號有抗干擾能力強、能有效抑制EMI、時序定位精確的優勢。

差分信號PCB布線要求

在電路板上，差分走線必須是等長、等寬、緊密靠近、且在同一層面的兩根線。

1. 等長：等長是指兩條線的長度要盡量一樣長，是為了保證兩個差分信號時刻保持相反極性。減少共模分量。

2. 等寬、等距：等寬是指兩條信號的走線寬度需要保持一致，等距是指兩條線之間的間距要保持不變，保持平行。

3. 阻抗最小變化：在設計具有差分信號的PCB時，最重要的事情之一是找出應用的目標阻抗，然后相應地規劃差分對。此外，保持盡可能小的阻抗變化。差分線的阻抗取決于諸如走線寬度，走線耦合，銅厚度以及PCB材料和層疊等因素。當你嘗試避免改變差分對阻抗的任何事情時，請考慮其中的每一個。

PCB差分信號設計中3個常見的誤區

誤區一：認為差分信號不需要地平面作為回流路徑，或者認為差分走線彼此為對方提供回流途徑。

造成這種誤區的原因是被表面現象迷惑，或者對高速信號傳輸的機理認識還不夠深入。差分電路對于類似地彈以及其它可能存在于電源和地平面上的噪音信號是不敏感的。地平面的部分回流抵消并不代表差分電路就不以參考平面作為信號返回路徑，其實在信號回流分析上，差分走線和普通的單端走線的機理是一致的，即高頻信號總是沿著電感最小的回路進行回流，最大的區別在于差分線除了有對地的耦合之外，還存在相互之間的耦合，哪一種耦合強，哪一種就成為主要的回流通路。

在PCB電路設計中，一般差分走線之間的耦合較小，往往只占10～20%的耦合度，更多的還是對地的耦合，所以差分走線的主要回流路徑還是存在于地平面。當地平面發生不連續的時候，無參考平面的區域，差分走線之間的耦合才會提供主要的回流通路，盡管參考平面的不連續對差分走線的影響沒有對普通的單端走線來的嚴重，但還是會降低差分信號的質量，增加 EMI，要盡量避免。

另外也有些設計人員認為，可以去掉差分走線下方的參考平面，以抑制差分傳輸中的部分共模信號，但從理論上看這種做法是不可取的，阻抗如何控制？不給共模信號提供地阻抗回路，勢必會造成EMI輻射，這種做法弊大于利。

誤區二：認為保持等間距比匹配線長更重要。

在實際的PCB布線中，往往不能同時滿足差分設計的要求。由于管腳分布，過孔，以及走線空間等因素存在，必須通過適當的繞線才能達到線長匹配的目的，但帶來的結果必然是差分對的部分區域無法平行。PCB差分走線的設計中最重要的規則就是匹配線長，其它的規則都可以根據設計要求和實際應用進行靈活處理。

誤區三：認為差分走線一定要靠的很近。

讓差分走線靠近無非是為了增強他們的耦合，既可以提高對噪聲的免疫力，還能充分利用磁場的相反極性來抵消對外界的電磁干擾。雖說這種做法在大多數情況下是非常有利的，但不是絕對的，如果能保證讓它們得到充分的屏蔽，不受外界干擾，那么我們也就不需要再讓通過彼此的強耦合達到抗干擾和抑制 EMI 的目的了。

如何才能保證差分走線具有良好的隔離和屏蔽呢？增大與其它信號走線的間距是最基本的途徑之一，電磁場能量是隨著距離呈平方關系遞減的，一般線間距超過4倍線寬時，它們之間的干擾就極其微弱了，基本可以忽略。

此外，通過地平面的隔離也可以起到很好的屏蔽作用，這種結構在高頻的（10G以上）IC封裝PCB設計中經常會用采用，被稱為 CPW 結構，可以保證嚴格的差分阻抗控制（2Z0）。

責任編輯：ct