面板探測(cè)器SoC問(wèn)題，解決方案
加利福尼亞州圣克拉拉 - 在驗(yàn)證，片上總線和驗(yàn)證等領(lǐng)域，片上系統(tǒng)（SoC）集成的重大障礙仍然存在根據(jù)本周DesignCon 2000展會(huì)小組討論的參與者，混合信號(hào)設(shè)計(jì)。但是小組成員還提出了一些解決這些問(wèn)題的內(nèi)部和商業(yè)解決方案。

功能驗(yàn)證已經(jīng)成為SoC設(shè)計(jì)的“巨大障礙”，安捷倫科技公司ASIC業(yè)務(wù)部經(jīng)理Martin Scott說(shuō)。盡管知識(shí)產(chǎn)權(quán)（IP）他說(shuō)，重復(fù)使用設(shè)計(jì)時(shí)間，驗(yàn)證已經(jīng)成為整個(gè)設(shè)計(jì)周期的更大比例。

斯科特說(shuō)，安捷倫工程師面臨的挑戰(zhàn)包括從極其多樣化的來(lái)源驗(yàn)證知識(shí)產(chǎn)權(quán);不適用于系統(tǒng)測(cè)試平臺(tái)的第三方模型和測(cè)試平臺(tái);驗(yàn)證環(huán)境之間缺乏互操作性;缺乏建模，通信，同步和錯(cuò)誤報(bào)告的標(biāo)準(zhǔn)方法。

安捷倫提出了一個(gè)解決方案 - 一個(gè)模擬環(huán)境，位于Synopsys公司的Vera驗(yàn)證產(chǎn)品之上。 Scott簡(jiǎn)要描述了這種環(huán)境的好處，三位安捷倫工程師在DesignCon技術(shù)會(huì)議期間給出的論文中對(duì)此進(jìn)行了更詳細(xì)的討論。

Scott表示，安捷倫的仿真環(huán)境允許使用可重復(fù)使用的元素快速創(chuàng)建測(cè)試平臺(tái)。它允許在塊和系統(tǒng)級(jí)別重用功能向量。它允許在各種仿真模型之間進(jìn)行通信，并支持系統(tǒng)級(jí)分析和硬件/軟件協(xié)同仿真。

IBM Microelectronics的SRAM和ASIC產(chǎn)品開(kāi)發(fā)總監(jiān)James Dickerson討論了其他內(nèi)部開(kāi)發(fā)的SoC問(wèn)題解決方案。他發(fā)現(xiàn)了幾個(gè)關(guān)鍵障礙：缺乏標(biāo)準(zhǔn)接口，綜合和時(shí)序收斂以及驗(yàn)證。

鑒于過(guò)多的總線架構(gòu)，Dickerson認(rèn)為所需要的是具有一致性測(cè)試的通用片上總線標(biāo)準(zhǔn)。虛擬套接字聯(lián)盟（VSIA）正在研究“總線包裝”概念，但Dickerson表示，這將縮短產(chǎn)品上市時(shí)間，并需要重新設(shè)計(jì)符合不同標(biāo)準(zhǔn)的內(nèi)核接口。

IBM的解決方案是其CoreConnect總線架構(gòu)，這是一種可以自由許可的開(kāi)放標(biāo)準(zhǔn)。 Dickerson指出，它實(shí)際上支持兩條基于PowerPC的總線 - 一種用于高數(shù)據(jù)帶寬的高性能，低延遲總線，以及一種低速，低功耗的片上外設(shè)總線。

在驗(yàn)證領(lǐng)域，Dickerson指出，IBM開(kāi)發(fā)了一種“測(cè)試操作系統(tǒng)”，可以安排系統(tǒng)級(jí)測(cè)試并支持特定于核心的測(cè)試應(yīng)用程序。 IBM還開(kāi)發(fā)了基于PowerPC 405的“Bondo”仿真芯片，以實(shí)現(xiàn)應(yīng)用程序的快速原型設(shè)計(jì)。

快速原型制作主題由飛利浦半導(dǎo)體系統(tǒng)ASIC技術(shù)副總裁Bob Payne選擇。他說(shuō)，SoC設(shè)計(jì)的問(wèn)題在于，有一個(gè)完美的功能規(guī)范，因此迫使“嚴(yán)格遵守模糊規(guī)范”。

因此需要花費(fèi)數(shù)小時(shí)的實(shí)時(shí)操作才能知道SoC究竟能做些什么，Payne認(rèn)為。但是，Quickturn模擬器需要100個(gè)小時(shí)來(lái)復(fù)制那個(gè)設(shè)計(jì)，他說(shuō)，而基于周期的模擬器需要12年時(shí)間，基于時(shí)間的邏輯模擬器需要一千年。

“沒(méi)有人會(huì)嘗試數(shù)百萬(wàn)美元，但我們?nèi)蝿?wù)工程師開(kāi)發(fā)了一百萬(wàn)個(gè)測(cè)試向量，”佩恩說(shuō)。 “然后我們假設(shè)工程師知道他們?cè)谧鍪裁础！彼f(shuō)，那百萬(wàn)個(gè)測(cè)試向量可能模擬50毫秒的實(shí)時(shí)操作。

Payne認(rèn)為，解決方案在于“可配置和可擴(kuò)展的平臺(tái)架構(gòu)”，它允許用戶從參考設(shè)計(jì)開(kāi)始，并根據(jù)需要修改或交換IP塊。 Payne表示，將這種方法與基于硅的“臺(tái)式”快速原型設(shè)計(jì)環(huán)境（如飛利浦的Velocity系統(tǒng)）相結(jié)合，工程師可以快速驗(yàn)證SoC并實(shí)現(xiàn)95％的離線成功概率。

德州儀器公司副總裁兼總監(jiān)Dennis Buss表示，真正的SoC設(shè)計(jì)的最后一個(gè)前沿是模擬和混合信號(hào)世界。他說(shuō)，即使是那些談?wù)撛O(shè)計(jì)SoC的人仍然是典型的將編解碼器，閃存和電源管理等功能置于片外。然而，Buss指出，我們正進(jìn)入一個(gè)通信和網(wǎng)絡(luò)市場(chǎng)超越PC領(lǐng)域的時(shí)代，并帶來(lái)對(duì)DSP和模擬電路的需求增加。

“模擬集成的挑戰(zhàn)是如此之高，以至于很多人都說(shuō)你做不到，”巴斯說(shuō)。 “我說(shuō)，等等 - 這個(gè)行業(yè)會(huì)。”但他說(shuō)，需要一些創(chuàng)新的新設(shè)計(jì)技術(shù)才能完成所有工作。

在小組討論的問(wèn)答階段，Buss對(duì)于將DRAM置于芯片上的前景并不樂(lè)觀。 “我們所有的客戶都想要嵌入式DRAM，但沒(méi)有人購(gòu)買它，”他說(shuō)。由于客戶不想為DRAM支付ASIC價(jià)格，并且由于工藝復(fù)雜性增加，Buss表示在大多數(shù)情況下片外DRAM仍將是解決方案。

Payne表示，快速原型設(shè)計(jì)可以預(yù)先證明硅中的混合信號(hào)接口。 “SoC也應(yīng)該將混合信號(hào)填充到芯片上，”他說(shuō)。 “飛利浦擁有豐富的模擬設(shè)計(jì)傳統(tǒng)，我們將借鑒它。”

在回答有關(guān)第三方IP的另一個(gè)問(wèn)題時(shí)，Payne指出，所有主要的半導(dǎo)體供應(yīng)商都發(fā)現(xiàn)他們需要自己的IP資產(chǎn)組合。 “真的沒(méi)有購(gòu)物的模式，”他說(shuō)。 “這更多的是根據(jù)具體情況增加你的投資組合。”