日前，據ANANDTECH報道，臺積電上周表示，“在3nm上，技術開發進展順利，我們已經與早期客戶就技術定義進行了接觸，”臺積電首席執行官兼聯合主席CC Wei在與投資者和金融分析師的電話會議上表示。“我們希望我們的3納米技術能夠進一步擴展我們在未來的領導地位”，看來，臺積電的制造技術已經脫離了尋路模式，而且開始與早期客戶合作。

在臺積電加速前進的同時，另一邊廂三星也在快馬加鞭，晶圓代工的雙雄爭霸時代正式開啟。

臺積電的銜枚疾走

由于其3nm技術尚處于早期開發階段，因此臺積電目前尚未談及該流程的具體特征及其優于5nm的優勢。但事實上，臺積電已經確認3nm是一種全新的工藝技術，而不是5nm的改進或迭代。臺積電表示，公司已經評估了3nm所有可能的晶體管結構選擇，并為其客戶提供了“非常好的解決方案”。該規范正在開發中，該公司相信它將滿足其領先的合作客戶的要求。

2019年4月18日，在臺積電召開第一季度財報會議中，臺積電指出3nm技術已經進入全面開發的階段。分析師王兆利認為，強大的3nm芯片的主要應用將是云計算，人工智能和5G。蘋果，華為，谷歌和Nvidia可能成為臺積電新芯片的潛在客戶。

同時，可以肯定地說，臺積電的3納米節點將同時使用DUV和EUV光刻設備。由于臺積電的5nm使用了14個EUV層，因此3nm的使用層數可能會更高。這家全球最大的半導體合約制造商似乎對其EUV進展感到非常滿意，并認為該技術對其未來至關重要。

雖然3nm技術的細節并沒有太多披露，但在工廠上面，臺積電進展神速。

2018年12月，根據***新聞報道，臺積電已經獲準在臺南南部科學園開始建設新的芯片工廠。臺積電計劃投資6000億新臺幣（約合195億美元）用于新工廠的建設，計劃于2020年開始。該芯片制造商預計將于2021年進入生產試運行，并于2022年開始量產，準備讓他們進入最新的手機和平板電腦。新工廠計劃在臺南南臺科技園建設，并將與臺積電的5nm芯片工廠并列，該工廠將于2020年初完工。

2019年7月，***相關部門發表公告指出，他們已經審議通過臺積電3 納米寶山廠都市計劃變更案件，對于臺積電預計投資超過六千億元興建3 納米寶山廠。這加速了臺積電的工廠建設。

三星的亦步亦趨

在晶圓代工領域，領先的代工廠大抵是這幾家，三星、臺積電、英特、GlobalFoundries、聯電等，然而早在2018年8月13日***第三大晶圓代工廠聯電宣布停止12nm以下先進工藝的研發，8月28日全球第二大晶圓代工廠Global Foundries官宣擱置7nm的FinFET項目。至此，7nm以下的角逐場中僅剩下了英特爾、三星和臺積電。

因為英特爾主要是一個IDM，那就意味著現在能與臺積電一搏的只剩下三星。

三星是世界上最大的科技公司之一，但它的野心遠不能止步于此。三星不能忍受臺積電在晶圓代工領域獨自稱霸，希望在臺積電吞噬的代工蛋糕中分得更大的一塊。目前，臺積電占據了約50%的合同制造市場，而三星則以略低于15%的份額落后。

臺積電在2018年初達到了一個重要的里程碑，當時它成為世界上第一家出貨7nm的供應商。后來，三星進入了7nm的比賽。工藝到了3nm，三星似乎比臺積電更快一步。2017年，三星推出了3nm的所謂多橋通道FET（MBCFET）。

韓國聯合通訊社報道指出，2019年5月，在圣克拉拉的三星鑄造論壇上，三星邀請了800名半導體研發人員和客戶參觀其新工藝技術的進展，并宣布了其下一代半導體制造工藝的計劃。最大的宣布是三星的3nm GAA的發展，柵極全能場效應晶體管GAAFET（Gate-All-Around）是三星與IBM合作開發的工藝節點，也一度被三星認為是FinFET的繼任者。現在三星宣布了對早期工藝的定制，已將其注冊為MBCFET（多橋通道FET）。不過三星的3nm制程將使用GAA技術，并推出MBCFET，目的都是為了確保3nm的實現。

根據三星的說法，它可以通過用納米片取代Gate All Around，從而使每一層的電流更大。這種替換增加了傳導面積，并允許在不增加橫向足跡的情況下添加更多的柵極。與傳統的FinFET設計相反，GAAFET允許柵極材料從所有側面環繞通道。三星聲稱，MBCFET的設計將改善工藝的開關行為，并允許處理器將工作電壓降低到0.75V以下。MBCFET關鍵點是，該工藝完全兼容FinFET設計，不需要任何新的制造工具。與7nm FinFET相比，3nm MBCFET將功耗和表面積分別降低30％和45％，這一過程還將比目前高端設備的性能節點提高40%。

為了搶占臺積電的市場，這家韓國巨頭為其先進的3nm GAAFET工藝發布了工藝設計套件，以便潛在客戶盡早開始艱難的設計工作。

三星還強調了其6nm，5nm和4nm工藝節點的計劃。據該公司介紹，三星將在2019年下半年開始6nm批量生產，同時，該公司將完成其4nm制造工藝的開發。三星還透露，該公司的5納米工藝的產品設計將在2019年下半年完成，該節點將在2020年進入批量生產，而且與臺積電的5納米工藝大致相同。

三星一直以來都擁有強大的研究基礎，而現在所有這一切都在通過他們的新技術推動市場的發展，這項新技術將在2021年開始進入市場。咨詢公司International Business的首席執行官認為：“三星強大的材料研究計劃正在取得成功，三星在GAA中領先于臺積電大約12個月，英特爾可能比三星落后兩到三年。”

但是三星的野心不止于此，目前尚未有公司宣布3nm之后的半導體工藝，目前大家都認為摩爾定律在3nm之后就要徹底失效，遭遇量子物理的考驗，而三星則希望借助GAA工藝開發2nm工藝，未來甚至要實現1nm工藝。

據手機晶片大人分享，臺積電5nm全光罩流片費用大概要3億元，這還不含ip授權。半導體芯片的設計費用包含IP、Architecture、檢查、物理驗證、軟件、試產品制作等。據IBS稱，設計3nm器件的成本從5億美元到15億美元不等，而工藝開發成本從40億美元到50億美元不等，工廠的開發成本在150億到200億美元之間，所以我們也看到臺積電斥資190億美元建3nm工廠也是合理之中。“基于相同的成熟度，3nm晶體管的成本預計將比5nm高出20％至25％，”IBS'Jones說。

因此，隨著芯片設計成本的增加，3nm工藝節點處于危險之中。隨著遷移到新節點的成本上升，改進舊節點作為提供給客戶改進的手段的相對價值也會上升。我們也看到了市場的一些變化，很多廠商有時強調對舊節點的改進或使用較舊的節點與新的制造技術相結合。例如，當三星轉而構建3D NAND時，它就采用了40nm工藝。通過使用較舊的工藝節點，三星能夠改善其TLC NAND的特性。雖然美光和英特爾沒有具體說明他們用于四電平單元（QLC）NAND的工藝節點，但幾乎可以肯定它也建立在較舊的工藝節點上。GlobalFoundries擁有22nm節點和FDSOI- 明顯的嘗試是迎合希望轉向28nm以下改進工藝節點的客戶，但與14 / 16nm FinFET相比，需要低功耗和低設計成本。（FinFET的設計成本較高，FD-SOI的晶圓成本較高）。

國內廠商任重道遠

眾所周知，由于我國在芯片領域的起步較晚，相對落后于西方發達國家，芯片制造企業亦是如此。作為大陸絕對龍頭的中芯國際，承載著國家對于上游晶圓制造的決心。最近幾年，中芯國際在先進制程的研發上奮力推進，取得了不錯的成就，2019年2月中芯國際14nm工藝量產更是引起了巨大關注。

2017年10月，曾任職臺積電研發部門領頭人的梁孟松博士加入中芯國際，加快了企業向先進制程的轉型，14nm就是其轉型的成果。2019年2月中芯國際采用內部開發的14納米FinFET制造技術開始批量生產。值得注意的是，這至少比最初的預期提前了幾個季度，表明中芯國際顯然提前了。而且據悉中芯國際14nm的產量已達到95％，足以開始大規模生產。

在過去的14nm工藝中，中芯國際已經開始研究其10nm和7nm工藝，正如公司在2018年所證實的那樣。這兩種工藝設計成本極高，但由于半導體工業總體上正在發展，中芯國際這幾年也在加緊布局。2018年中芯國際以1.2億美元的價格從ASML購買了EUV極紫外光刻機，用于7納米工藝開發并最終大規模生產。事實上，在國際高端手機行列，無論是華為麒麟系列、高通的驍龍系列處理器，亦或是蘋果的A12處理器，都是采用的7nm的制程工藝。

據ANANDTECH報道，“中芯國際正在籌集100億美元用于14nm，10nm和7nm的擴產。國際商業戰略（IBS）首席執行官亨德爾·瓊斯（Handel Jones）表示，到2021年，它們將在第四季度每月生產70,000片晶圓。

中芯國際的聯席首席執行官梁博士針對第一季度的財報也說講到：“我們的FinFET技術研發進展順利，12nm正在進入客戶互動，我們下一代FinFET的研發進展順利，基于我們積累的技術發展，中芯國際的FinFET Fab的建設已經成功完成，我們已經開始進行容量部署。我們將為客戶技術遷移的快速轉變做好準備，以應對不斷變化的行業環境。”

如今，中芯國際14nm，12nm工藝開發也已經進入到客戶導入階段，下一代FinFET研發在過去積累的基礎上進度喜人。與三星、臺積電相比，中芯國際作為后來者確實在制程上相對落后，但其研發支出毫不遜色，自2013年觸底反彈后，研發占收入的比例持續提升，2018年時，該比例為16.52%，是臺積電的一倍。

隨著摩爾定律放緩，制程的不斷壓縮，即在越接近1nm的制程上，花費的時間越多，在3nm 的領地中，中芯國際作為大陸最大的代工廠，任重道遠，未來可期。

3nm以下工藝一直被公認為是摩爾定律最終失效的節點，如今3nm 已經離我們很近了，3nm之后的2nm，1nm還會遠嗎？你認為未來半導體技術的演進路徑是怎樣的？

3nm的困難重重

玩芯片，不但要有技術，還要有錢。由于每個新節點的優勢已經縮小，采用成本增加，半導體行業在過去幾年中越來越難以提供新的工藝節點。臺積電，GlobalFoundries，三星和英特爾等成為最后四家領先的代工廠的最大原因之一就是將極紫外光刻（EUV）引入即將到來的工藝節點，因為不使用EUV 的成本已經變得不可持續。

雖然預計EUV會通過減少每個設計所需的掩模數量來降低制造處理器的成本，但它并無法降低芯片設計的成本，而且芯片設計成本上升得如此之快。

國際商業戰略（IBS）的下圖顯示了5納米的預期設計成本，3納米數據點尚未出現在圖表中。將“16nm”色譜柱視為迄今為止我們在市場上看到的各種12/14 / 16nm芯片，它意味著構建新的GPU，CPU或SoC的成本約為1億美元。即使在7nm，設計成本也增加了兩倍。但是從7納米移動到3納米將意味著將成本提高5倍。

本文來自半導體行業觀察，本文作為轉載分享。