O 引言

　　軟件無(wú)線電是一種基于寬帶模數(shù)/數(shù)模轉(zhuǎn)換器件、高速數(shù)字信號(hào)處理芯片，以軟件為核心(Software-Oriented)的嶄新的體系結(jié)構(gòu)。軟件無(wú)線電技術(shù)的發(fā)展為衛(wèi)星通信系統(tǒng)提供了良好的發(fā)展基礎(chǔ)。由于FPGA具有高度的靈活性和重配置性，其在基于軟件無(wú)線電的通信系統(tǒng)中應(yīng)用越來(lái)越廣泛。該設(shè)計(jì)是基于軟件無(wú)線電，采用FPGA實(shí)現(xiàn)全數(shù)字調(diào)制的通用衛(wèi)星信號(hào)源模塊，數(shù)據(jù)協(xié)議及調(diào)制方式任意可變，可以靈活地應(yīng)用于各種衛(wèi)星通信系統(tǒng)中。

　　1 硬件系統(tǒng)設(shè)計(jì)

　　軟件無(wú)線電技術(shù)要求靠近天線的地方盡可能使用寬帶的數(shù)模/數(shù)模轉(zhuǎn)換器，盡早地完成信號(hào)的數(shù)字化，從而使得無(wú)線電臺(tái)的功能盡可能地用軟件來(lái)定義和實(shí)現(xiàn)。但是由于受寬帶天線、高速A/D，D/A及DSP等技術(shù)水平的限制，實(shí)現(xiàn)一個(gè)理想的軟件無(wú)線電平臺(tái)的條件目前還不具備。因此，現(xiàn)在對(duì)軟件無(wú)線電的研究一方面集中在上述關(guān)鍵技術(shù)的研究上，另一方面更多地是在現(xiàn)有的技術(shù)條件下，研究如何最大程度地實(shí)現(xiàn)軟件無(wú)線電所要求的通用性和靈活性，將軟件化、通用化的設(shè)計(jì)思想體現(xiàn)到具體的應(yīng)用實(shí)踐中。雖然目前基于軟件無(wú)線電的直接射頻收發(fā)系統(tǒng)的實(shí)現(xiàn)還有些難度，但基于中頻數(shù)字信號(hào)處理的中頻收發(fā)技術(shù)已相當(dāng)成熟。本衛(wèi)星通信模擬源就是采用基于軟件無(wú)線電的中頻發(fā)送技術(shù)，以高速DAC和高端FPGA為硬件載體，給出了模擬中頻信號(hào)的輸出。系統(tǒng)結(jié)構(gòu)框圖如圖1所示(完整的發(fā)送系統(tǒng)還需要混頻器、放大器及歡迎轉(zhuǎn)載,本文來(lái)自電子發(fā)燒友網(wǎng)(http://www.3532n.com ) 天線等，這不在本文的討論范疇內(nèi))，F(xiàn)PGA對(duì)數(shù)據(jù)進(jìn)行編碼調(diào)制后再送給DAC，以產(chǎn)生中頻輸出。

　　衛(wèi)星通信模擬數(shù)據(jù)源既可由FPGA內(nèi)部產(chǎn)生，也可以由外部送入。為了保證硬件平臺(tái)的通用性，本衛(wèi)星通信模擬源系統(tǒng)的外部接口有TTL，422及LVDS等類(lèi)型，用以滿足各種不同的接口需要。FPGA是整個(gè)系統(tǒng)的核心器件，為了保證處理速度和邏輯單元的容量，采用Altera公司Str-atixⅡ系列FPGA——EP2S90F1020。EP2S90F1020擁有72 768個(gè)寄存器和72 768個(gè)算術(shù)查找表單元，另有4 Mb存儲(chǔ)器單元和384個(gè)9 b乘法器，其工作速度快，資源非常豐富，可以在內(nèi)部進(jìn)行絕大部分的數(shù)字中頻處理運(yùn)算。

　　為了保證中頻輸出信號(hào)的質(zhì)量，DAC的采樣時(shí)鐘最好大于等于載波頻率的4倍。如載波中頻為70 MHz，則DAC的采樣時(shí)鐘應(yīng)為280 MHz或更高。再考慮系統(tǒng)的可編程性和升級(jí)性，采用了Analog Devices公司的超高速DAC——AD9736。AD9736的數(shù)據(jù)精度為14 b，采樣率高達(dá)1 200 MSPS，采用DDR方式LVDS數(shù)據(jù)接收器，電流型輸出，內(nèi)置同步控制電路，適合應(yīng)用在寬帶通信系統(tǒng)中。

　　由于硬件系統(tǒng)的工作頻率很高，需要采用高速電路設(shè)計(jì)方法，需要注意以下幾點(diǎn)：

　　信號(hào)完整性 需要對(duì)板級(jí)系統(tǒng)進(jìn)行信號(hào)完整性仿真，注意阻抗匹配，減小關(guān)鍵信號(hào)線之間的串?dāng)_，控制數(shù)據(jù)總線之間的延時(shí);

　　電源完整性 需要對(duì)板級(jí)系統(tǒng)進(jìn)行電源完整性仿真，增加線和過(guò)孔上所能通過(guò)最大電流的裕量，通過(guò)在合適的位置加去耦電容，以降低電源和地平面上的交流阻抗;

　　電磁兼容 由于硬件屬于模/數(shù)混合電路，在布線時(shí)需要注意模擬部分和數(shù)字部分的隔離，采用獨(dú)立的模擬電源和數(shù)字電源以及模擬地和數(shù)字地，特別要注意降低數(shù)字部分對(duì)模擬部分的干擾;

　　功耗問(wèn)題 隨著系統(tǒng)工作頻率的提高，系統(tǒng)的功耗也隨之增加，需要對(duì)關(guān)鍵器件進(jìn)行散熱處理。

　　2 軟件系統(tǒng)實(shí)現(xiàn)

　　軟件系統(tǒng)主要包括芯片配置、數(shù)據(jù)協(xié)議、基帶數(shù)據(jù)調(diào)制、內(nèi)插成形濾波以及正交調(diào)制等模塊。芯片配置模塊主要對(duì)DAC等芯片進(jìn)行初始化配置，設(shè)置其工作方式。數(shù)據(jù)協(xié)議模塊定義了數(shù)據(jù)打包成幀的結(jié)構(gòu)，協(xié)議和調(diào)制方式相對(duì)應(yīng)。基帶數(shù)據(jù)調(diào)制模塊包含各種基帶調(diào)制方式的實(shí)現(xiàn)，如BPSK，QPSK，OQPSK，MSK及BFSK等。內(nèi)插成形濾波模塊負(fù)責(zé)對(duì)基帶調(diào)制后的數(shù)據(jù)進(jìn)行內(nèi)插成形濾波，以滿足系統(tǒng)帶寬和數(shù)據(jù)率的需要。正交調(diào)制模塊主要對(duì)I/Q數(shù)據(jù)進(jìn)行數(shù)字上變頻(DUC)處理。調(diào)制方式和數(shù)據(jù)協(xié)議的選擇可通過(guò)譯碼器來(lái)實(shí)現(xiàn)。具體的軟件系統(tǒng)如圖2所示。

　　信源數(shù)據(jù)根據(jù)數(shù)據(jù)協(xié)議編碼成幀和串/并轉(zhuǎn)換后送給基帶調(diào)制模塊，這里初步選用了三種典型協(xié)議(ISOHDLC，ANSI ADCCP和JBll98.1A-2004)，用戶根據(jù)需要可以自行擴(kuò)充。ISO HDLC為國(guó)際化標(biāo)準(zhǔn)組織(ISO)制定的面向比特規(guī)程的高級(jí)數(shù)據(jù)鏈路控制協(xié)議(HDLC)。ANSI ADCCP協(xié)議幀的基本結(jié)構(gòu)與ISOHDLC基本相同，主要的區(qū)別在于前者的幀校驗(yàn)序列字段(FCS)的生成多項(xiàng)式為

　　I/Q數(shù)據(jù)在直擴(kuò)模塊中選擇需要擴(kuò)譜與否，擴(kuò)譜所用PN碼為移位寄存器級(jí)聯(lián)生成的m序列，信息數(shù)據(jù)與PN碼直接異或就能實(shí)現(xiàn)擴(kuò)譜。

　　對(duì)于數(shù)字相位調(diào)制方式(如BPSK，QPSK和OQPSK等)，數(shù)據(jù)經(jīng)過(guò)成形和內(nèi)插濾波后再正交調(diào)制到中頻上，其實(shí)現(xiàn)方式遵循軟件無(wú)線電調(diào)制基本理論，如圖3所示。

　　為了將信號(hào)頻譜限制在一個(gè)合理的范圍內(nèi)，需要對(duì)信號(hào)進(jìn)行成形濾波。平方根升余弦滾降濾波器是無(wú)線通信中最常用的一種成形濾波器，它可以消除理想低通濾波器設(shè)計(jì)的困難。其過(guò)渡帶平滑，通過(guò)引入滾降系數(shù)來(lái)改變傳輸信號(hào)的成形波形，可以減小抽樣定時(shí)脈沖誤差所帶來(lái)的影響。基帶信號(hào)經(jīng)過(guò)成形濾波以后，在進(jìn)行數(shù)字上變頻之前，為了提高信號(hào)的采樣速率，需要對(duì)輸入信號(hào)進(jìn)行內(nèi)插，同時(shí)需要濾波器以濾除高頻鏡像。成形濾波器和內(nèi)插濾波器可以合并為一個(gè)FIR濾波器，其系數(shù)可由Matlab中的rcosine()函數(shù)生成。濾波器系數(shù)可存儲(chǔ)在FP-GA的ROM中，使用時(shí)以查找表方式讀出，由于數(shù)據(jù)為單比特串行輸入，成形內(nèi)插濾波操作僅為濾波器系數(shù)之間的加減運(yùn)算，無(wú)乘法運(yùn)算。這樣既提高了系統(tǒng)的處理速度，又節(jié)省了乘法器資源。

　　從理論上來(lái)說(shuō)，各種通信信號(hào)都可以用正交調(diào)制方法加以實(shí)現(xiàn)。根據(jù)圖1，可以寫(xiě)出時(shí)域表達(dá)式為：

　　式中：fc為載波頻率。調(diào)制信號(hào)的信息包含在I(t)和Q(t)內(nèi)，各種調(diào)制方式下的I/Q數(shù)據(jù)由基帶數(shù)據(jù)調(diào)制模塊生成。由于各種調(diào)制信號(hào)的都是在數(shù)字域?qū)崿F(xiàn)的，故在數(shù)字域?qū)崿F(xiàn)時(shí)要對(duì)上式進(jìn)行數(shù)字化：

　　式中：fs為采樣頻率。當(dāng)采樣頻率為載波角頻率的4倍時(shí)，式(2)中cos和sin項(xiàng)變?yōu)?或±1，可省去混頻乘法器和數(shù)控振蕩器(NCO)，使調(diào)制模塊大為簡(jiǎn)化。

　　NCO在軟件系統(tǒng)中作用非常重要，它既可產(chǎn)生混頻用的本振(LO)信號(hào)，又可用來(lái)輸出FM和FSK調(diào)制信號(hào)。一種常用的實(shí)現(xiàn)NCO的方法是采用坐標(biāo)旋轉(zhuǎn)數(shù)字計(jì)算方法(CORDIC)算法。CORDIC的基本思想是采用逐次逼近的算法實(shí)現(xiàn)三角函數(shù)的計(jì)算，其優(yōu)點(diǎn)是只進(jìn)行加減運(yùn)算和移位操作，結(jié)合并行處理和加流水線，可以實(shí)現(xiàn)每一個(gè)時(shí)鐘周期輸出一個(gè)經(jīng)過(guò)n位迭代的結(jié)果。該NCO模塊的基本功能是由相位控制字來(lái)產(chǎn)生正弦和余弦分量輸出。數(shù)據(jù)源控制NCO的相位控制字就可產(chǎn)生FM調(diào)制數(shù)據(jù)。數(shù)據(jù)源控制NCO相位控制字在兩個(gè)常數(shù)頻率中選擇切換，便可產(chǎn)生2FSK調(diào)

　　制數(shù)據(jù)。

　　3 模擬源的指標(biāo)測(cè)試

　　安捷倫公司的矢量信號(hào)分析儀89641A可分析各種模擬和數(shù)字調(diào)制信號(hào)，作為接收機(jī)可顯示調(diào)制信號(hào)的各種信息(如時(shí)域波形、頻譜以及星座圖等)，作為測(cè)試儀表可定量分析被測(cè)信號(hào)的調(diào)制精度(如EVM、相位誤差和載波頻率誤差等)。采用89641A對(duì)本衛(wèi)星通信模擬源中頻輸出信號(hào)進(jìn)行測(cè)試，不同調(diào)制方式下的矢量幅度誤差(EVM)如表1所示。可以看出，各種調(diào)制方式下的EVM指標(biāo)均良好。目前該信號(hào)源已成功應(yīng)用

　　到某衛(wèi)星通信系統(tǒng)中，工作正常。

　　4 結(jié)語(yǔ)

　　基于軟件無(wú)線電構(gòu)架的衛(wèi)星通信模擬源以軟件無(wú)線電基本理論為依據(jù)，以FPGA為基本實(shí)現(xiàn)平臺(tái)，具有很強(qiáng)的適用性與兼容性，無(wú)需改動(dòng)硬件就可按用戶要求進(jìn)行軟件升級(jí)，可靠性高。它既可應(yīng)用于國(guó)防軍事上(如軍用衛(wèi)星通信和電子戰(zhàn)系統(tǒng))，又可應(yīng)用于和平時(shí)期國(guó)民生產(chǎn)的各個(gè)方面(如GSM，衛(wèi)星電視，3G通信等)，具有很大的經(jīng)濟(jì)效益和推廣價(jià)值，對(duì)雷達(dá)通信一體化技術(shù)、衛(wèi)星對(duì)抗技術(shù)都具有巨大的推動(dòng)和發(fā)展作用，有著良好的社會(huì)效益。歡迎轉(zhuǎn)載,本文來(lái)自電子發(fā)燒友網(wǎng)(http://www.3532n.com )