電子發(fā)燒友網(wǎng)核心提示：與所有非常依賴科技進步的行業(yè)一樣，醫(yī)學(xué)成像設(shè)備廠商不得不持續(xù)改進他們的產(chǎn)品——主要是改進系統(tǒng)的成像質(zhì)量。無論是超聲波反射聲波、核磁共振成像（MRI） 磁場擾動還是正電子發(fā)射斷層成像 （PET）的正電子發(fā)射，大多數(shù)醫(yī)學(xué)成像技術(shù)均需要患者信號接收傳感器陣列。提高成像質(zhì)量的最直接方法就是擴大傳感器陣列規(guī)模。但是由于為設(shè)備添加了更多的傳感器，因此將信號傳輸至處理引擎的信號鏈就必須增加電子器件。（標(biāo)題中所說的“兩高一低”指的是下文所提及的高集成度、高性能和低功耗。）

　　與此同時，廠商還必須縮小其系統(tǒng)尺寸、降低功耗并提高性能。系統(tǒng)某一方面的性能增強也許會給其他方面帶來挑戰(zhàn)。僅僅增加傳感器和信號鏈就可能會引發(fā)包括系統(tǒng)尺寸及功耗增大在內(nèi)的不利影響。但是，用于醫(yī)學(xué)成像系統(tǒng)的最新一代信號鏈組件使醫(yī)療系統(tǒng)設(shè)計人員既能改善信號鏈密度和功耗，同時又不影響動態(tài)性能——即系統(tǒng)同時實現(xiàn)更高的成像質(zhì)量、更低的功耗以及更小的尺寸。

　　圖 1 超低功耗 VGA 的功能結(jié)構(gòu)圖

　　醫(yī)學(xué)成像接收機的組成元件

　　對于大多數(shù)典型醫(yī)學(xué)成像應(yīng)用來說，傳感器陣列的每個元件都需要其自己的信號鏈將傳感器的小信號響應(yīng)傳送并轉(zhuǎn)換成一個匹配的小信號響應(yīng)以進行數(shù)字信號處理。因為成像應(yīng)用傳感器的信號響應(yīng)性質(zhì)不盡相同，因此信號轉(zhuǎn)換過程中通常離不開三個主要有源組件。首先是低噪聲放大器（LNA），其主要功能是將模擬系統(tǒng)的噪聲系數(shù) （NF） 盡可能地固定在一個盡可能低的水平。第二個放大器通常是在 LNA 之后，以最佳匹配模數(shù)轉(zhuǎn)換器 （ADC） 末級輸入擺幅的信號。

　　圖 2 噪聲系數(shù)與所選VGA 性能的對比關(guān)系

　　諸如 MRI 的應(yīng)用（其通常在信號振幅方面擺幅不大）可以使用固定增益級。但是，如果系統(tǒng)在信號強度（如超聲波）方面存在很大差異，那么該系統(tǒng)則需要可變增益放大器（VGA），并且需要在 ADC 之前使用可編程增益放大器 （PGA）。經(jīng)過 ADC 以后，模擬信號將被轉(zhuǎn)換成數(shù)字信號并準備發(fā)送至系統(tǒng)的數(shù)字信號處理器 （DSP），該過程一般通過現(xiàn)場可編程門陣列 （FPGA）完成進入末級的信號處理和轉(zhuǎn)換。對于 MRI 而言，在 LNA 和放大器之間也可能有一系列混頻級，以將磁體射頻 （RF）能量轉(zhuǎn)換成為低頻能量。因為每個元件都需要三個或更多器件，傳感器每增加一倍，僅接收信號鏈的模擬組件數(shù)量就可能需要增加到原來的 6 至 10 倍！另外，功耗要求的增加就更不用說了。難怪系統(tǒng)設(shè)計人員總是不斷要求組件供應(yīng)商對其新型集成電路 （IC）設(shè)計進行創(chuàng)新，以解決尺寸相關(guān)的問題。

　　高集成度：更多的信號鏈、更小的空間以及更低的功耗

　　一個主要的改進方面就是將越來越多的模擬器件集成在一個芯片上，進而減少系統(tǒng)所需的 IC 數(shù)量。就一個典型的超聲波接收鏈而言，每個傳感器可能都需要四個器件，其中三個為放大器。憑借現(xiàn)代設(shè)計與工藝，IC 供應(yīng)商現(xiàn)在可提供將 LNA、VCA 以及 PGA 集成在一個可變增益放大器的器件，最終將芯片數(shù)量減少了三分之一。另外，當(dāng)前的設(shè)計通常在每個芯片中都包括多個信號鏈通道，采用 64 引腳 QFN 封裝的一個 IC 封裝就包含了多達 8 個 VGA 通道。這就允許了 VGA 輸出直接進入 ADC 的輸入端，而無需外部無源或有源組件，從而節(jié)約了更多的板級空間。在圖 1 中，其他功能模塊（如連續(xù)波距陣開關(guān)和鉗位電路，特別是對醫(yī)學(xué)成像系統(tǒng)而言）也被集成到了該器件中。

　　在一個器件中集成多個通道除了外形尺寸優(yōu)勢以外還有其他諸多優(yōu)勢。通常，第一個組件都是設(shè)計旨在作為一個獨立的實體實現(xiàn)功耗與性能的平衡。雖然設(shè)計用于協(xié)同工作，但每個組件的性能看起來都要優(yōu)于系統(tǒng)所需的性能。因此當(dāng)各個組件協(xié)同工作時，每個組件都會向著過性能方向歪曲功耗與性能平衡，從而帶來比期望功耗更高的功耗。

　　但是在多級 IC 中，設(shè)計人員可以對電源進行分配，以最大程度地滿足設(shè)計要求，從而在不需要電能的模塊上幾乎不浪費什么電能。較新的 VGA 就是一個不錯的例子。由于低噪聲對超聲波成像系統(tǒng)至關(guān)重要，因此 LNA 功能對 VGA 設(shè)計而言也很重要。其輸入噪聲設(shè)置了系統(tǒng)可實現(xiàn)的最低噪聲系數(shù)，而其增益又會直接影響后級噪聲的數(shù)量，該后級會影響最終的噪聲系數(shù)。通過平衡 LNA 級中功耗與性能，我們在提高 VGA 性能的同時便可實現(xiàn)較低功耗設(shè)計（請參見圖 2）。 以前的多通道 VGA 借助一條趨勢線在功耗與輸入等效噪聲之間權(quán)衡?？梢允褂妹客ǖ纼H消耗 75 mW的設(shè)計來實現(xiàn)1.2 輸入等效噪聲，或?qū)崿F(xiàn) 0.7 輸入等效噪聲（如果每通道 150 mW 的功耗不過載功耗預(yù)算的話）。但是由于有了非常高效的低噪聲雙極結(jié)晶體管 （BJT），當(dāng)今的 VGA 可以對前端進行優(yōu)化，從而在每通道僅為 63 mW 的情況下便可實現(xiàn) 0.8 的輸入等效噪聲。這就使得高性能成像系統(tǒng)在越來越小且更加便攜的同時功消耗更低的電能。

　　降低功耗

　　圖 3 隨采樣速率變化的功耗調(diào)節(jié)示例

　　ADC 也歷經(jīng)了類似的集成。許多現(xiàn)代設(shè)計都具有與 8 通道 VGA 相匹配的 8 個高速 ADC 通道，通常精度在 10～14 位之間，采樣速率在 40～-65 MSPS 之間。通過整合輸出標(biāo)準（如雙倍數(shù)據(jù)速率低壓差分信號 （LVDS）），八通道 ADC 減少了每個 ADC 的輸出引腳數(shù)量，從而實現(xiàn)了更小的封裝尺寸。這還減少了 ADC 和數(shù)字處理引擎之間 I/O 線跡的數(shù)量，從而簡化了布局。 例如，8 個12 位 ADC 將需要96 個引腳和線跡來以并行 CMOS 格式輸出其數(shù)據(jù)。但是在每個 ADC 都使用了一個串行化的 LVDS 對以后，只需要 20 個引腳和線跡就足夠了（ADC 具有 8 個 LVDS 對，每個幀和位時鐘使用一個 LVDS 對）。

　　ADC 雖然大幅降低了功耗，但是不會影響它們在典型醫(yī)學(xué)成像應(yīng)用中運行包絡(luò)的性能。由于醫(yī)學(xué)成像應(yīng)用的噪聲和線性度的約束，高效放大器級通常為諸如鍺-硅之類的內(nèi)置工藝以充分利用低噪聲 BJT。這些工藝使典型響應(yīng)頻率（從 DC 至 20 MHz）達到了最佳平衡——低噪聲、低功耗以及高線性度。相反，具有醫(yī)學(xué)成像所需典型采樣速率的高速 ADC 通常使用 CMOS 工藝進行構(gòu)建，因為該技術(shù)針對 10-14 位精度采樣速率高達 65 MSPS 或以上的轉(zhuǎn)換器在功耗與性能方面做了很好的權(quán)衡。