全數字電力線載波機等數字通信設備中通常要求在有限帶寬的數據通道中傳輸多路話音和數據，此類設備傳輸的數據格式不定，有同步數據格式、異步數據格式及不確定的非等時數據格式。另外，數據接口的速率也是變化的，必須能適應異步數據300 b／s～19.2 kb／s，同步數據300 b／s～33.6 kb／s的不同數據速率的傳輸要求，因此多功能數據接口必不可少。當數據速率較高時，普通的微處理器一般難以勝任。DSP芯片由于其特殊的流水線結構，能較好地解決諸如多路多協議高速數據復分接等方面的難題。

1 設計思想

　　TMS320C2xx是美國TI公司出品的TMS320系列數字信號微處理器(Digital Signal Process，DSP)中的一種定點DSP，本設計的核心器件是數字信號處理器TMS320F206，他是C2xx系列中惟一具有片內FLASH存儲器的DSP芯片。

　　TMS320F206速度可達40 MIPS，單周期指令執行時間最快可達50 ns，具有豐富的片內外資源。可尋址的存儲器空間為224 kB(程序空間64 kB，數據空間64 kB，I／O空間64 kB，還有32 kB的全局存儲空間)；片內雙向訪問RAM為544 B，(288 B用于數據，256 B可用于程序／數據)；片內有閃速存儲器32 kB；片內有單訪問RAM為4.5 kB。還有豐富的片內外設，軟件可編程的定時器；適用于程序、數據和I／O存儲空間的軟件可編程等待狀態產生器；振蕩器與鎖相環，可實現時鐘的選擇：×1，×2，×4和÷2；同步串行口；異步串行口。

　　CPLD由于其體積小、可靠性高、開發方便，已成為目前業界數字邏輯電路設計的首選。本設計選用Altera公司的MAX7000系列CPLD芯片EPM7128。EPM7128可用門數目為2 500，宏單元數目為128，邏輯門陣列塊數目為8，最大用戶I／O數目為100，正好滿足系統對數字邏輯電路設計的要求。

　　MXL1543是多協議軟件可編程數據傳輸接口芯片，與MXL1344A多協議軟件可編程終端電阻網絡配合使用，可使數據處理單元方便快捷地滿足用戶不同數據格式的傳輸要求，靈活地選用V.10，V.11，V.28，V.35多種協議。因此，本設計選用MXL1543和MXL1344A實現多協議接口。

2 硬件實現

　　該系統由以下幾部分組成：

　　(1)以TMS320F206為核心的主控部分。

　　(2)以EPM7128SLC為核心的邏輯電路控制部分。

　　(3)總線驅動電路。

　　(4)多協議數據接口電路。

　　(5)看門狗電路。

　　以下具體分析各部分電路功能。

2.1 以DSP芯片為核心的主控電路

　　該部分電路由TMS320F206、晶體振蕩電路和JTAG口組成。

　　TMS320F206端口提供了7根與仿真電路設計有關的仿真引腳，引腳76～82，連接到雙列14腳的仿真插頭。通過此JTAG口，使用TI公司的XDS510仿真器即可進行在線仿真調試。必須注意：仿真插頭為雙列14引腳，其中第6腳應為空，作為定位引腳。圖中EMU0／1為仿真引腳，加入22 kΩ上拉電阻，以保證信號上升時間，PD與電源相連。用于電源檢測，指示電纜是否連接和目標系統是否加電，其他端與DSP對應端相連。注意在布線時仿真頭與TMS320F206問距不大于6 in，否則要加入信號緩沖器。

　　另外需要重視的是，TMS320F206雖然具有片內32 kB FLASH，但在調試狀態下并不能實際使用，為了使仿真系統能正常工作，必須在設計的目標系統中加入仿真時下載程序用的RAM。本電路采用2片CYC199完成。

　　引腳85～90是同步串行口的引腳，在本設計中此同步串口主要用于處理同步數據。同步串行口的工作需要3種信號：

　　時鐘信號(CLKX／CLKR)，由CPLD產生送入；幀同步信號(FSX／FSR)由CPLD產生送入；數據信號，發送引腳(DX)連接到多協議接口芯片的TTL發送端，接收引腳(DR)連接到多協議接口芯片的TTL接收端。

　　片內的異步串行口(ASP)可提供便的串口數據通信。片內共有4個寄存器異步數據發送和接收寄存器(ADTR)，異步串行口控制寄存器(ASPCR)，I／O狀態寄存器(IOSR)，波特率除法寄存器。還有2個程序員不可訪問的寄存器：異步串行口發送移位寄存器(AXSR)和異步串行口接收移位寄存器(ARSR)。共有6個引腳TX，RX，IO0，IO1，IO2，IO3。本設計中利用TX及RX進行與上位機異步數據的傳輸，IO0～IO3作為通用的I／O口使用。

　　本設計利用通用輸入引腳BIO、通用輸出引腳XF及外部中斷來處理用戶的異步數據傳輸。

　　TMS320F206的引腳D0～D15及A8～A12連接到CPLD，實現I／O口的擴展及實現其他邏輯功能。