在 DSP 應用系統中，需要大量外擴存儲器的情況經常遇到。例如，在數碼相機和攝像機中，為了將現場拍攝的諸多圖片或圖像暫存下來，需要將 DSP 處理后的數據轉移到外存中以備后用。從目前的存儲器市場看，SDRAM 由于其性能價格比的優勢，而被 DSP 開發者所青睞。DSP 與 SDRAM 直接接口是不可能的。 FPGA（現場可編程門陣列）由于其具有使用靈活、執行速度快、開發工具豐富的特點而越來越多地出現在現場電路設計中。本文用 FPGA 作為接口芯片，提供控制信號和定時信號，來實現 DSP 到 SDRAM 的數據存取。

　　1 、SDRAM 介紹

　　本文采用的 SDRAM 為 TMS626812A，圖 1 為其功能框圖。它內部分為兩條，每條 1M 字節，數據寬度為 8 位，故存儲總容量為 2M 字節。所有輸入和輸出操作都是在時鐘 CLK 上升沿的作用下進行的，刷新時鐘交替刷新內部的兩條 RAM。TMS626812A 主要有六條控制命令，它們是：條激尖 / 行地址入口、列地址入口 / 寫操作、列地址入口 / 讀操作、條無效、自動刷新、自動刷新。 SDRAM 與 TMS320C54x 接口中用到的命令主要有：MRS、DEAC、ACTV、WRT-P、READ-P 和 REFR。這里，設計目的就是產生控制信號來滿足這些命令的時序要求。關于 TMS626812A 的具體說明可以查看其數據手冊。

　　2 、SDRAM 與 TMS320C54x 之間的通用接口

　　圖 2 是 DSP 與 SDRAM 的通用接口框圖，圖中 DSP I/F 代表 TMS320C54x 端接口單元，SDRAM CNTL 代表 SDRAM 端接口控制單元。SDRAM 被設置成一次性讀寫 128 個字節，而 DSP 一次只讀寫一個字節，因而建立了兩個緩沖區 B0、B1 來緩存和中轉數據。B0、B1 大小都為 128 字節，而且映射到 DSP 中的同一地址空間。盡管 B0、B1 對應于同一地址空間，但對兩個緩沖區不能在同一時刻進行合法訪問。實際上，當 B0 被 DSP 訪問時，B1 就被 SDRAM 訪問，反之也成立。若 DSP 向 B1 寫數據，SDRAM 就從 B0 讀數據；而當 SDRAM 的數據寫到 B0 中時，DSP 就從 B1 讀數據。兩者同時從同一緩沖區讀或寫都將激發錯誤。上邊所述的數據轉移方式有兩種好處：一是加速了 TMS320C54x 的訪問速度，二是解決了二者之間的時鐘不同步問題。