隨著科學技術不斷的發(fā)展，嵌入式系統(tǒng)應用領域越來越廣泛。在產品性能體驗上，更多的廠商越來越重視低功耗設計，而電路與系統(tǒng)的低功耗設計也一直都是電子技術人員設計時需要考慮的重要因素。特別是最近兩年很火爆的穿戴產品，智能手表等都是鋰電池供電，如果采用同樣容量大小的鋰電池進行測試，不難發(fā)現電子產品低功耗做的好的，工作時間越長性能越好。

　　那么如何考慮低功耗設計？從大體方向來看，目前的低功耗設計主要從芯片設計和系統(tǒng)設計兩個方面考慮：

　　一是隨著半導體工藝的飛速發(fā)展和芯片工作頻率的提高，芯片的功耗迅速增加，而功耗增加又將導致芯片發(fā)熱量的增大和可靠性的下降。因此，功耗已經成為深亞微米集成電路設計中的一個重要考慮因素。

　　二是在嵌入式系統(tǒng)設計主要應用于便攜式和移動性較強的產品中，而這些產品不是一直都有充足的電源供應，往往是靠電池來供電，所以設計人員從每一個細節(jié)來考慮降低功率消耗，從而盡可能地延長電池使用時間。

　　事實上，從全局來考慮低功耗設計已經成為了一個越來越迫切的問題。因此，低功耗設計排在電子產品設計的重要地位。經專家認真分析總結，將低功耗設計的方法總結如下：

　　其一，要明白功耗分為工作時功耗和待機時功耗，工作時功耗分為全部功能開啟的功耗和部分功能開啟的功耗。對于一個電子產品，總功耗為該產品正常工作時的電壓與電流的乘積，這就是低功耗設計的需要注意事項之一。

　　其二，是模塊工作的選擇控制，一般選擇具有休眠功能的芯片。比如在設計一個系統(tǒng)中，如果某些外部模塊在工作中是不經常使用的，可以使其進入休眠模式或者在硬件電路設計中采用數字開關來控制器工作與否，當需要使用模塊時將其喚醒，這樣我們可以在整個系統(tǒng)進入低功耗模式時，關閉一些不必要的器件，以起到省電的作用，延長了待機時間。

　　其三，選擇具有省電模式的主控芯片。現在的主控芯片一般都具有省電模式，通過以往的經驗可以知道，當主控芯片在省電模式條件下，其工作電流往往是正常工作電流的幾分之一，這樣可以大大增強消費類產品電池的使用時間。

　　其四，功耗的測試。功耗測試分為模塊功耗和整機功耗，模塊功耗需要測試休眠時功耗和工作時功耗。整機功耗分為最大負荷工作時功耗和基本功能時功耗和休眠時功耗。

　　為了使產品更具競爭力，工業(yè)界對芯片設計的要求已從單純追求高性能、小面積轉為對性能、面積、功耗的綜合要求。而微處理器作為數字系統(tǒng)的核心部件，其低功耗設計對降低整個系統(tǒng)的功耗具有重要的意義。

　　關于FPGA低功耗設計，可從兩方面著手：一是算法優(yōu)化; 二是FPGA資源使用效率優(yōu)化。

　　算法優(yōu)化可分為兩個層次說明：實現結構和實現方法。首先肯定需要設計一種最優(yōu)化的算法實現結構，設計一種最優(yōu)化的結構，使資源占用達到最少，當然功耗也能降到最低，但是還需要保證性能，是 FPGA設計在面積和速度上都能兼顧;另一個層面是具體的實現方法，設計中所有吸收功耗的信號當中，時鐘是罪魁禍首。雖然時鐘可能運行在 100 MHz，但從該時鐘派生出的信號卻通常運行在主時鐘頻率的較小分量。此外，時鐘的扇出一般也比較高。這兩個因素顯示，為了降低功耗，應當認真研究時鐘。

　　資源使用效率優(yōu)化是介紹一些在使用FPGA內部的一些資源如BRAM，DSP48E1時，可以優(yōu)化功耗的方法。FPGA動態(tài)功耗主要體現為存儲器、內部邏輯、時鐘、I/O消耗的功耗。其中存儲器是功耗大戶，如xilinx FPGA中的存儲器單元Block RAM，因此在這邊主要介紹對BRAM的一些功耗優(yōu)化方法。

　　如何進行低功耗設計，大家肯定想到MSP430，MSP430的特長就是進行低功耗。使用這片芯片，能使得產品的大腦——微控制器的功耗更低。但是，進行這樣的處理就能得到低功耗的產品或設計了嗎？一個產品的低功耗設計，并不僅僅只是采用一個低功耗的MCU就能解決的問題。產品的低功耗，不久取決于MCU的低功耗，也取決于低功耗的外圍硬件電路。

　　一、低功耗系統(tǒng)的電源電路。對于在電池不同的電壓時，分別要進行升壓或者降壓的電路，可以使用低功耗的升降壓穩(wěn)壓電路，如TI的TPS630，可以在1.8V~5.5V電壓范圍內，穩(wěn)定地輸出3.3V電壓。當然，這種電路比低功耗LDO的功耗要略高，它靜態(tài)功耗為30~50uA。另外，當產品不需要一直待機時，可以采用受程序控制進行斷電的電源開關電路。讓產品在不使用時自動斷電，從而功耗更低。

　　二、外部電路的電源管理。采用帶關斷功能的器件。對于不需要一直工作的當外圍器件，當不工作時，盡量關斷該部分電源，以達到更低的功耗。對某些沒有關斷管腳的電路，可以采用MOS管、CMOS驅動器等電路實現電源開關，對局部的電路進行電源管理。當然，如果能采用零功耗的外圍電路就是更理想的了。

　　三、避免IO口漏電流。當外圍電路沒有電源時，IO口仍然可能會是潛在的電源輸出。所以當外圍電路斷電后，IO狀態(tài)應設置為輸入狀態(tài)或者輸出低電平狀態(tài)，避免漏電流。

　　四、低功耗的信號調理電路。對于各種傳感器，大量信號調理電路被采用。而非常多的經典的信號調理電路卻并沒有考慮功耗問題。對于低功耗產品設計，應該采用低功耗的信號調理電路。比如采用低功耗運放，TLV2241等每運放功耗僅1uA。低功耗的同向放大器或反向放大器，低功耗的I/V變換電路，低功耗的儀表放大器等等。

　　總的來說，低功耗設計是物聯(lián)網時代發(fā)展需求，對產品性能的提升具有重要的意義。為此，電子發(fā)燒友網舉辦2015第二屆物聯(lián)網大會，將評估IoT各領域的商業(yè)機會，并關注IoT重要技術節(jié)點以及關鍵創(chuàng)新產品的發(fā)展現狀，探討完善的產品創(chuàng)新解決方案，同時將針對業(yè)界面臨的諸多挑戰(zhàn)舉辦專題研討會，討論物聯(lián)網時代下各種解決方案以創(chuàng)造IoT長遠發(fā)展。