跨時(shí)鐘域電路設(shè)計(jì)：?jiǎn)挝粚捫盘?hào)如何跨時(shí)鐘域
單位寬（Single bit）信號(hào)即該信號(hào)的位寬為1，通常控制信號(hào)居多。對(duì)于此類信號(hào)，如需跨時(shí)鐘域可....
fpga時(shí)序分析案例 調(diào)試FPGA經(jīng)驗(yàn)總結(jié)
今天跟大家分享的內(nèi)容很重要，也是調(diào)試FPGA經(jīng)驗(yàn)的總結(jié)。隨著FPGA對(duì)時(shí)序和性能的要求越來(lái)越高，高頻....
利用Cordic算法來(lái)進(jìn)行姿態(tài)解算
在進(jìn)行姿態(tài)解算分享之前，先分享一個(gè)踩坑經(jīng)歷。一般來(lái)說(shuō)MPU6050的ID讀出為0x68，淘寶上買到的....
以太網(wǎng)網(wǎng)口與FPGA連接的常用方案
當(dāng)今，隨著互聯(lián)網(wǎng)技術(shù)的迅速發(fā)展，采用以太網(wǎng)實(shí)現(xiàn)數(shù)據(jù)采集和控制方面的應(yīng)用，成為了電子系統(tǒng)設(shè)計(jì)的熱點(diǎn)。以....
FPGA中有限狀態(tài)機(jī)的狀態(tài)編碼采用格雷碼還是獨(dú)熱碼？
有限狀態(tài)機(jī)是由寄存器組和組合邏輯構(gòu)成的硬件時(shí)序電路，其狀態(tài)（即由寄存器組的1和0的組合狀態(tài)所構(gòu)成的有....
時(shí)序分析是FPGA設(shè)計(jì)中永恒的話題
時(shí)鐘的時(shí)序特性主要分為抖動(dòng)(Jitter)、偏移(Skew)、占空比失真(Duty Cycle Di....
FPGA設(shè)計(jì)總結(jié)十五條
Verilog作為一種HDL語(yǔ)言，對(duì)系統(tǒng)行為的建模方式是分層次的。比較重要的層次有系統(tǒng)級(jí)（syste....
基于FPGA的PCIE總線設(shè)計(jì)（上）
PCI Express 是用來(lái)互聯(lián)計(jì)算機(jī)和外圍設(shè)備的高速接口總線，是一種能夠應(yīng)用于移動(dòng)設(shè)備，臺(tái)式電腦....
你必須知道的FPGA硬件屬性
觸發(fā)器可以被配置(編程)為寄存器或鎖存器；復(fù)用器可以被配置為選擇一個(gè)到邏輯塊的輸入或 LUT 的輸出....
FPGA常見(jiàn)的基本設(shè)計(jì)要點(diǎn)
單元仿真要求代碼行覆蓋率、條件分支覆蓋率、表達(dá)式覆蓋率必須達(dá)到100％，這三種覆蓋率都可以通過(guò)mod....
FPGA編程技巧系列之輸入輸出偏移約束詳解
Pad-to-Setup：也被稱為OFFSET IN BEFORE約束，是用來(lái)保證外部輸入時(shí)鐘和外部....
FPGA與LVDS信號(hào)兼容性分析方法
很多工程師在使用Xilinx開發(fā)板時(shí)都注意到了一個(gè)問(wèn)題，就是開發(fā)板中將LVDS的時(shí)鐘輸入(1.8V電....
什么是FPGA？它有什么特點(diǎn)？
隨著消費(fèi)電子和通信等終端設(shè)備需求總量的增長(zhǎng)，人工智能、大數(shù)據(jù)、云計(jì)算、智能汽車以及物聯(lián)網(wǎng)邊緣計(jì)算的發(fā)....
數(shù)字鎖相環(huán)基礎(chǔ)知識(shí)
鎖相環(huán)的鎖定是指鎖相環(huán)的輸出頻率等于輸入頻率，而輸出信號(hào)的相位跟隨輸入信號(hào)的變化而變化。
FPGA資深FAE的經(jīng)驗(yàn)分享
比如ALTERA的Quartus II軟件、開發(fā)板和配置調(diào)試工具USB Blaster，以及仿真軟件....
FPGA開發(fā)流程：詳解每一環(huán)節(jié)的物理含義和實(shí)現(xiàn)目標(biāo)
FPGA的開發(fā)流程是遵循著ASIC的開發(fā)流程發(fā)展的，發(fā)展到目前為止，F(xiàn)PGA的開發(fā)流程總體按照?qǐng)D1進(jìn)....
理解FPGA的基礎(chǔ)知識(shí)——FPGA專業(yè)術(shù)語(yǔ)
IP 本來(lái)的意思是知識(shí)產(chǎn)權(quán)，而在半導(dǎo)體領(lǐng)域，CPU 核、大規(guī)模宏單 元等功能模塊被稱為IP（設(shè)計(jì)資產(chǎn)....
入門FPGA的46個(gè)基本問(wèn)題
在組合邏輯中，由于門的輸入信號(hào)通路中經(jīng)過(guò)了不同的延時(shí)，導(dǎo)致到達(dá)該門的時(shí)間不一致叫競(jìng)爭(zhēng)。產(chǎn)生毛刺叫冒險(xiǎn)....
FPGA管腳的調(diào)整技巧
為了方便識(shí)別哪些Bank之間可以互調(diào)，必須先對(duì)FPGA各個(gè)Bank進(jìn)行區(qū)分。在原理圖編輯界面中，執(zhí)行....
新手學(xué)習(xí)FPGA的入門之道
很多開發(fā)板的程序?qū)懙暮軤€，筆者也做過(guò)一段時(shí)間的開發(fā)板設(shè)計(jì)。筆者覺(jué)得很大程度上，開發(fā)板在誤人子弟。不過(guò)....
FPGA的經(jīng)驗(yàn)分享
IC設(shè)計(jì)的基本規(guī)則和流程是一樣的，無(wú)論啥樣的都會(huì)加到其中。HDL,FPGA和軟件等是幫助我們理解芯片....
幾種FPGA原理設(shè)計(jì)圖的性能與應(yīng)用分析
時(shí)至今日，F(xiàn)PGA市場(chǎng)的主要業(yè)者僅剩數(shù)家，包括Altera、Xilinx（賽靈思，過(guò)去稱為：智霖科技....
基于FPGA的SOC設(shè)計(jì)技術(shù)的硬核與軟核處理器的區(qū)別和聯(lián)系
SOPC技術(shù)，即軟核處理器，最早是由Altera公司提出來(lái)的，它是基于FPGA的SOC片上系統(tǒng)設(shè)計(jì)技....
FPGA的基本結(jié)構(gòu)、數(shù)據(jù)存儲(chǔ)及配置方式
FPGA 可編程的特性決定了其實(shí)現(xiàn)數(shù)字邏輯的結(jié)構(gòu)不能像專用 ASIC 那樣通過(guò)固定的邏輯門電路來(lái)完成....
FPGA技術(shù)優(yōu)勢(shì)、應(yīng)用方案及發(fā)展分析
1）靈活性：通過(guò)對(duì) FPGA 編程，F(xiàn)PGA 能夠執(zhí)行 ASIC 能夠執(zhí)行的任何邏輯功能。FPGA ....
FPGA設(shè)計(jì)的八個(gè)技術(shù)技巧
這里的面積指一個(gè)設(shè)計(jì)消耗FPGA/CPLD的邏輯資源的數(shù)量，對(duì)于FPGA可以用消耗的FF（觸發(fā)器）和....
FPGA設(shè)計(jì)中時(shí)序分析的概念分析
時(shí)鐘的時(shí)序特性主要分為抖動(dòng)（Jitter）、偏移（Skew）、占空比失真（Duty Cycle Di....
工商網(wǎng)監(jiān)