近年來，在激烈的市場競爭環境下，三星將其業務重點轉向了邏輯工藝代工。在近日的SFF（SamsungFoundry Forum）美國分會上，三星宣布了四種FinFET工藝，涵蓋了7nm到4nm。同時發布了新一代3nm閘極全環（GAA，Gate-All-Around）工藝。與7nm技術相比，三星的3GAE工藝將減少45%的面積，降低50%的功耗，提升35%的性能。三星表示第一批3nm芯片主要面向智能手機及其他移動設備。

目前，先進半導體制造工藝已經進入10nm節點以下，臺積電去年率先量產7nm工藝，但沒有EUV光刻工藝，三星則選擇了直接進入7nmEUV工藝，所以在進度上比臺積電落后了一年，不過三星決心要在3nm工藝上趕超臺積電。根據三星的路線圖，他們會在2021年量產3nm工藝，到時候臺積電也差不多要進入3nm節點了，不過臺積電尚未明確3nm的技術細節，這意味著三星在GAA工藝上已經獲得了領先地位。

三星晶圓代工業務市場副總Ryan Sanghyun Lee表示，三星從2002年以來一直在開發GAA技術，通過使用納米片設備制造出了MBCFET(Multi-Bridge-Channel FET，多橋-通道場效應管)，該技術可以顯著增強晶體管性能，從而實現3nm工藝的制造。

不過臺積電也在積極推進3nm工藝，2018年，臺積電就宣布計劃投入6000億新臺幣興建3nm工廠，希望在2020年動工，最快于2022年年底開始量產。曾有消息稱，臺積電3nm制程技術已進入實驗階段，在GAA技術上已有新突破。臺積電在其第一季度財報中指出，其3nm技術已經進入全面開發階段。

其實，多年來臺積電和三星電子一直在先進工藝上展開較量，今年來，他們將主要在3nm工藝上進行角逐。但不管是臺積電、三星，還是英特爾，都沒有提及3nm之后的半導體工藝路線圖。

因為集成電路加工線寬達到3nm之后，將進入介觀(Mesoscopic)物理學的范疇。資料顯示，介觀尺度的材料，一方面含有一定量粒子，無法僅僅用薛定諤方程求解;另一方面，其粒子數又沒有多到可以忽略統計漲落(Statistical Floctuation)的程度。這就使集成電路技術的進一步發展遇到很多物理障礙。此外，漏電流加大所導致的功耗問題也難以解決。

因此3nm工藝也被稱為半導體的物理極限。不過之前半導體行業發展的幾十年當中，業界已經多次遇到所謂的工藝極限問題，但是這些技術頸瓶一次次被人們打破。

三星代工業務營銷副總裁Ryan Lee還對三星芯片的未來作了預測：GAA技術的發展可能會讓2nm甚至1nm工藝成為可能，雖然三星還不確定是否會采用什么樣的結構，但依然相信會有這樣的技術出現。也就是說三星打算用GAA工藝挑戰物理極限。