MAX1195：高性能低功耗8位ADC的卓越之選

在電子設計領域，模擬到數字的轉換是一項關鍵技術，而ADC（模擬 - 數字轉換器）則是實現這一轉換的核心器件。今天，我們就來深入探討一款性能出色的ADC——MAX1195。

文件下載：MAX1195.pdf

一、產品概述

MAX1195是一款3V、雙路、8位的模擬 - 數字轉換器，專為成像、儀器儀表和數字通信等應用而優化。它具有低功耗、小尺寸和高動態性能的特點，能夠在2.7V至3.6V的單電源下工作，在40Msps的采樣率和20MHz的輸入頻率下，典型的信噪比和失真（SINAD）可達48.5dB，功耗僅為87mW。此外，它還具備3mA的睡眠模式和0.1μA的掉電模式，可在空閑時段有效節省功耗。

二、關鍵特性

1. 出色的動態性能

在20MHz和200MHz的輸入頻率下，SINAD分別可達48.5dB和46.7dB，SFDR分別為68.7dBc和55.7dBc，在20MHz輸入頻率時，通道間串擾低至 - 72dB。

2. 低功耗設計

正常工作時功耗為87mW，睡眠模式下為9mW，掉電模式下僅0.3μW。

3. 精準匹配

增益匹配為0.05dB，相位匹配為±0.05°。

4. 寬輸入范圍

具有±1VP - P的差分模擬輸入電壓范圍，400MHz的 - 3dB輸入帶寬。

5. 內部參考

片上集成2.048V精密帶隙參考，可靈活選擇內部或外部參考。

6. 靈活的輸出格式

用戶可通過單個控制引腳選擇輸出格式為二進制補碼或偏移二進制。

7. 引腳兼容升級

提供8位和10位的引腳兼容升級版本。

三、電氣特性

1. 直流精度

分辨率為8位，積分非線性（INL）在7.51MHz輸入頻率下最大為±1LSB，差分非線性（DNL）最大為±1LSB，偏移誤差和增益誤差最大為±4%FS，增益溫度系數為±100ppm/°C。

2. 模擬輸入

差分輸入電壓范圍為±1.0V，共模輸入電壓范圍為VDD / 2 ± 0.2V，輸入電阻為140kΩ，輸入電容為5pF。

3. 轉換速率

最大時鐘頻率為40MHz，數據延遲為5個時鐘周期。

4. 動態特性

在不同輸入頻率下，SNR、SINAD、SFDR、THD等指標表現優異，小信號帶寬為500MHz，全功率帶寬為400MHz。

四、引腳配置與功能

MAX1195采用48引腳TQFP封裝，各引腳功能明確。例如，COM為共模電壓輸入/輸出，需用≥0.1μF的電容旁路到地；VDD為模擬電源電壓，需用2.2μF和0.1μF的電容組合旁路到地；CLK為轉換器時鐘輸入等。

五、工作原理

1. 流水線架構

MAX1195采用七級全差分流水線架構，輸入樣本每半個時鐘周期在流水線階段逐步移動，包括輸出鎖存器的延遲，總時鐘周期延遲為五個時鐘周期。

2. 輸入跟蹤保持電路

在跟蹤模式下，開關閉合，輸入信號采樣到電容上；在保持模式下，開關狀態改變，放大器將電容充電到相同值，隔離流水線與快速變化的輸入。

六、參考配置

MAX1195提供三種參考操作模式：

1. 內部參考模式

將內部參考輸出REFOUT通過電阻連接到REFIN，REFIN需用>10nF的電容旁路到地，此時REFOUT、COM、REFP和REFN成為低阻抗輸出。

2. 緩沖外部參考模式

在REFIN施加穩定準確的電壓來外部調整參考電壓，COM、REFP和REFN為輸出，REFOUT可懸空或通過>10kΩ的電阻連接到REFIN。

3. 無緩沖外部參考模式

將REFIN連接到地，禁用片上參考緩沖器，REFP、COM和REFN成為高阻抗輸入，可由外部參考源驅動。

七、應用電路

1. 單端到差分轉換

通過兩個單端到差分轉換器實現，內部參考提供VDD / 2的輸出電壓用于電平轉換，輸入經過緩沖、濾波等處理后輸入到MAX1195。

2. 變壓器耦合輸入驅動

使用RF變壓器將單端源信號轉換為全差分信號，中心抽頭連接到COM提供VDD / 2的直流電平偏移。

3. 單端交流耦合輸入信號

采用如MAX4108等放大器提供高速、高帶寬、低噪聲和低失真的輸入信號。

4. 緩沖外部參考驅動多個ADC

使用精密帶隙參考如MAX6062產生2.048V的外部直流電平，經過濾波和緩沖后為多個MAX1195提供參考電壓。

5. 無緩沖外部參考驅動多個ADC

通過MAX6066產生直流電平，經過電壓分壓器和緩沖器后為多個ADC提供參考電壓，可支持多達32個ADC。

6. 典型QAM解調應用

在數字通信中，使用MAX1195和MAX2451進行QAM信號的解調，將信號分為I和Q分量并數字化。

八、設計注意事項

1. 接地、旁路和電路板布局

采用高速電路板布局技術，旁路電容應盡可能靠近器件，使用多層板并分離接地和電源平面，避免數字地電流干擾模擬地平面。

2. 時鐘輸入

CLK輸入需接受低抖動、快速上升和下降時間（<2ns）的CMOS兼容時鐘信號，時鐘輸入應視為模擬輸入，遠離其他模擬輸入或數字信號線。

3. 數字輸出

數字輸出應保持低電容負載（<15pF），可使用緩沖器和小串聯電阻來提高動態性能。

九、總結

MAX1195以其出色的性能、低功耗和靈活的配置，成為電子工程師在設計成像、儀器儀表和數字通信等應用時的理想選擇。在實際設計中，我們需要根據具體需求合理選擇參考模式、優化電路板布局，并注意時鐘和數字輸出的處理，以充分發揮MAX1195的優勢。你在使用類似ADC時遇到過哪些問題呢？歡迎在評論區分享你的經驗和見解。