AD9626：高性能低功耗12位ADC的卓越之選

在電子設(shè)計領(lǐng)域，高性能、低功耗的模數(shù)轉(zhuǎn)換器（ADC）一直是工程師們追求的目標(biāo)。今天，我們就來深入了解一款由ADI推出的12位ADC——AD9626，它在多個方面展現(xiàn)出了出色的性能和獨特的優(yōu)勢。

文件下載：AD9626.pdf

產(chǎn)品概述

AD9626是一款經(jīng)過優(yōu)化的12位單片采樣模數(shù)轉(zhuǎn)換器，以高性能、低功耗和易用性為設(shè)計理念。它能夠在高達250 MSPS的轉(zhuǎn)換速率下工作，為寬帶載波和寬帶系統(tǒng)提供了卓越的動態(tài)性能。芯片集成了包括跟蹤保持（T/H）和電壓參考等必要功能，為信號轉(zhuǎn)換提供了完整的解決方案。

關(guān)鍵特性

1. 出色的動態(tài)性能
   • 高信噪比（SNR）：在250 MSPS采樣率下，當(dāng)輸入頻率（fIN）高達70 MHz時，SNR可達64.8 dBFS，有效位數(shù)（ENOB）為10.5位。這意味著它能夠在高采樣率下準(zhǔn)確地捕捉信號，減少噪聲干擾，為后續(xù)的信號處理提供高質(zhì)量的數(shù)據(jù)。
   • 高無雜散動態(tài)范圍（SFDR）：同樣在250 MSPS采樣率和fIN高達70 MHz的條件下，SFDR達到80 dBc，能夠有效抑制雜散信號，保證信號的純凈度。
   • 優(yōu)秀的線性度：典型的微分非線性（DNL）為±0.3 LSB，積分非線性（INL）為±0.7 LSB，確保了轉(zhuǎn)換的準(zhǔn)確性和穩(wěn)定性。
2. 靈活的輸出配置
   • CMOS輸出：提供了與現(xiàn)代FPGA技術(shù)兼容的接口，方便工程師進行系統(tǒng)設(shè)計。
   • 可選輸出數(shù)據(jù)格式：支持偏移二進制、二進制補碼和格雷碼三種輸出格式，滿足不同應(yīng)用的需求。
3. 低功耗設(shè)計
   • 在170 MSPS采樣率下，功耗僅為272 mW；在250 MSPS采樣率下，功耗為364 mW。低功耗特性不僅降低了系統(tǒng)的能耗，還減少了散熱需求，提高了系統(tǒng)的可靠性。
4. 集成功能豐富
   • 內(nèi)部參考電壓：芯片自帶參考電壓，無需外部去耦電容，簡化了電路設(shè)計。
   • 集成輸入緩沖和跟蹤保持：能夠有效處理輸入信號，提高轉(zhuǎn)換的準(zhǔn)確性。
   • 時鐘占空比穩(wěn)定器：可以在較寬的時鐘占空比范圍內(nèi)保持動態(tài)性能，減少時鐘信號的影響。

性能參數(shù)

直流參數(shù)

交流參數(shù)

應(yīng)用領(lǐng)域

• 無線和有線寬帶通信：在高速數(shù)據(jù)傳輸系統(tǒng)中，AD9626能夠準(zhǔn)確地采集和轉(zhuǎn)換信號，保證通信的質(zhì)量和穩(wěn)定性。
• 電纜反向路徑：用于電纜電視等系統(tǒng)中，實現(xiàn)信號的反向傳輸和處理。
• 通信測試設(shè)備：為測試設(shè)備提供高精度的信號采集功能，確保測試結(jié)果的準(zhǔn)確性。
• 雷達和衛(wèi)星子系統(tǒng)：在雷達和衛(wèi)星通信中，對信號的實時性和準(zhǔn)確性要求較高，AD9626能夠滿足這些需求。
• 功率放大器線性化：幫助功率放大器實現(xiàn)線性化，提高系統(tǒng)的效率和性能。

設(shè)計要點

模擬輸入和電壓參考

• 模擬輸入采用差分緩沖方式，為了獲得最佳動態(tài)性能，驅(qū)動VIN+和VIN - 的源阻抗應(yīng)匹配，以確保共模建立誤差對稱。
• 內(nèi)部差分電壓參考定義了ADC核心的1.25 V p - p固定跨度，并且可以通過SPI控制進行調(diào)整。在不同的應(yīng)用場景中，可以根據(jù)需要選擇合適的輸入配置，如使用AD8138差分驅(qū)動器或差分變壓器耦合等方式。

時鐘輸入

• 為了實現(xiàn)最佳性能，AD9626的采樣時鐘輸入（CLK+和CLK - ）應(yīng)采用差分信號。可以通過變壓器或電容進行交流耦合，這些引腳內(nèi)部有偏置，無需額外的偏置電路。
• 時鐘占空比穩(wěn)定器（DCS）可以在較寬的時鐘占空比范圍內(nèi)保持動態(tài)性能，但在某些應(yīng)用中可能需要關(guān)閉該功能，需要注意其對動態(tài)范圍性能的影響。同時，高分辨率ADC對時鐘抖動較為敏感，應(yīng)選擇低抖動的時鐘源，并將時鐘驅(qū)動器的電源與ADC輸出驅(qū)動器的電源分開，以避免數(shù)字噪聲對時鐘信號的調(diào)制。

電源和接地

• 建議使用兩個獨立的電源，分別為模擬（AVDD，標(biāo)稱1.8 V）和數(shù)字（DRVDD，標(biāo)稱1.8 V）供電。如果只有一個1.8 V電源，可以先將其連接到AVDD，然后通過鐵氧體磁珠或濾波扼流圈和去耦電容連接到DRVDD。
• 使用單一的PCB接地平面，并合理進行模擬、數(shù)字和時鐘部分的分區(qū)，同時將ADC底部的外露焊盤連接到模擬地，以實現(xiàn)最佳的電氣和熱性能。

總結(jié)

AD9626以其出色的性能、低功耗和豐富的集成功能，為電子工程師在設(shè)計高性能系統(tǒng)時提供了一個優(yōu)秀的選擇。在實際應(yīng)用中，工程師需要根據(jù)具體的需求，合理選擇輸入配置、時鐘源和電源方案，以充分發(fā)揮AD9626的優(yōu)勢。大家在使用AD9626的過程中，有沒有遇到過什么特別的問題或者有什么獨特的設(shè)計經(jīng)驗?zāi)兀繗g迎在評論區(qū)分享交流。