深度剖析MAX194：14位、85ksps ADC的卓越性能與應用

在電子工程師的日常工作中，模擬 - 數字轉換器（ADC）是實現信號處理和系統控制等功能的核心組件之一。今天，我們就來深入探討一款高性能的ADC——MAX194。

文件下載：MAX194.pdf

1. 產品概述

MAX194是一款14位逐次逼近型ADC，它集高速、高精度、低功耗和10μA關斷模式等多種優點于一身。內部校準電路能夠有效校正線性度和失調誤差，確保在整個工作溫度范圍內保持全額定性能，且無需外部調整。其電容式DAC架構還具備固有的85ksps跟蹤/保持功能。該芯片提供單極性（0V至VREF）或雙極性（-VREF至VREF）的引腳可選輸入范圍，并通過獨立的模擬和數字電源來減少數字噪聲耦合。

2. 關鍵特性

2.1 高精度

• 真正的14位精度，積分非線性誤差（INL）僅為±1/2 LSB，差分非線性誤差（DNL）為±1 LSB，能為系統提供精確的數字輸出。
• 82dB的信納比（SINAD），有效減少噪聲干擾，提升信號質量。

  2.2 高速轉換

• 轉換時間僅為9.4μs，能夠滿足高速數據采集的需求。
• 支持高達5Mbps的串行時鐘頻率（SCLK），方便快速讀取轉換結果。

  2.3 低功耗

• 具備10μA的關斷模式，可顯著降低系統功耗，延長電池續航時間，適用于對功耗敏感的應用場景。

  2.4 靈活的輸入范圍

  提供單極性和雙極性輸入范圍選擇，可根據實際應用靈活調整，增強了芯片的通用性。

  2.5 小封裝

  采用16引腳DIP、寬SO和陶瓷側焊封裝，節省電路板空間，便于集成到各種小型化設備中。

3. 引腳配置與功能

4. 工作原理與詳細描述

4.1 轉換過程

MAX194采用逐次逼近寄存器（SAR）將模擬輸入轉換為14位數字代碼，并以串行數據流的形式輸出。數據位可以在轉換期間以CLK時鐘速率讀取，也可以在轉換之間以SCLK速率（最高5Mbps）異步讀取。其電容式數模轉換器（DAC）提供固有的跟蹤/保持輸入，接口和控制邏輯設計便于與大多數微處理器連接，減少了外部組件的需求。

4.2 校準機制

為了確保高精度的轉換，MAX194采用了校準機制。在理想情況下，與數據位相關的每個電容器的值應為下一個較小電容器值的兩倍，但實際中由于工藝限制難以實現。因此，芯片采用了兩個電容陣列，并通過電容耦合來降低LSB陣列的有效值，同時對MSB陣列中的電容器進行生產微調以減少誤差。此外，芯片還為MSB陣列中的每個電容器配備了校準DAC，通過電容耦合到主DAC輸出，并根據其數字輸入的值來補償主DAC的輸出誤差。校準數據以數字形式存儲，無需頻繁轉換來維持精度，在電源上電時會自動進行校準，也可以通過將RESET引腳拉低再拉高來手動觸發校準。

5. 應用信息

5.1 參考電壓

MAX194的參考電壓范圍為0V至VDDA，選擇參考電壓時需要考慮芯片的等效輸入噪聲（單極性模式為40μVRMS，雙極性模式為80μVRMS），且VREF不能超過其絕對最大額定值（VDDA + 0.3V）。為了實現芯片的額定性能，參考源必須呈現低阻抗，可通過運算放大器緩沖參考電壓，并使用大電容（1μF至47μF）和陶瓷電容（0.1μF）并聯旁路REF輸入。不同的應用場景對參考源的精度要求不同，如在比率測量中，相對無噪聲且低阻抗的電壓即可作為參考；而對于需要高精度的應用，則需要選擇如MAX6241這樣具有低漂移和高穩定性的參考源。

5.2 輸入保護

REF和AIN信號不應超過MAX194的電源軌，若可能出現超壓情況，可使用二極管將信號鉗位到電源軌，并可搭配10Ω限流電阻。但需注意正確放置旁路電容，避免形成RC低通濾波器導致線性誤差。

5.3 模擬輸入

芯片采用電容式DAC提供固有跟蹤/保持功能，輸入阻抗在單極性模式下通常為30Ω串聯250pF，雙極性模式下為50Ω串聯125pF。輸入信號的采集和建立需要四個轉換時鐘周期，大多數應用需要輸入緩沖放大器，且在信號多路復用的情況下，應在轉換開始附近切換輸入通道，以確保緩沖放大器有足夠的時間響應信號變化。同時，為了減少數字噪聲對轉換結果的影響，需要在輸入引腳處提供低阻抗，可通過旁路電容或使用具有寬帶寬的放大器進行緩沖。

6. 操作模式與接口

6.1 模式1：同步轉換與數據傳輸

在這種模式下，每個數據位在轉換過程中被實時讀取，SCLK接地，CLK同時作為轉換時鐘和串行數據時鐘。通過監測EOC信號可以確定校準和轉換的完成情況，但在某些情況下也可以忽略EOC信號。數據在CLK的下降沿從MAX194輸出，可以在CLK的上升沿或下一個下降沿輸入到微處理器，但需要注意時鐘頻率的限制，以免超過芯片的電氣特性要求。

6.2 模式2：異步數據傳輸

此模式使用轉換時鐘（CLK）和串行時鐘（SCLK），串行數據在轉換之間輸出。雖然這種模式在高CLK速率下會降低最大吞吐量，但對于某些應用可能更方便。通過使用OR門同步啟動信號和異步CLK，并通過監測EOC信號確定轉換結果的可用性，數據在SCLK的下降沿從MAX194輸出，根據SCLK速率的不同，可以選擇在SCLK的上升沿或下一個下降沿將數據輸入到微處理器。

7. 電源、布局與接地

為了確保系統的最佳性能，建議使用具有獨立模擬和數字接地平面的印刷電路板，并在低阻抗電源源和MAX194處將兩個接地平面連接在一起。如果模擬和數字電源來自同一源，應使用低值電阻（10Ω）隔離數字電源和模擬電源。同時，要注意電源的施加順序，先施加VDDA和VSSA，再施加VDDD和VSSD，最后施加AIN和REF。在電路板布局上，應盡量將數字和模擬信號線分開，避免平行布線，交叉時應采用直角方式。此外，需要對VDDA和VSSA電源進行旁路處理，使用0.1μF電容與1μF或10μF低ESR電容并聯，以減少高頻噪聲對高速比較器的影響。

8. 關斷模式

MAX194可以通過將BP/UP/SHDN引腳拉低進入關斷模式，此時功耗可降低至10μW（最大100μW）。在轉換之間短時間關閉轉換器可以實現顯著的功耗節省，且在關斷時間較短的情況下，無需進行復位（校準）操作。但在關閉芯片之前，需要停止CLK，避免產生短時鐘脈沖影響內部校準數據。轉換器從關斷狀態喚醒并穩定所需的時間取決于可接受的額外誤差，對于0.1LSB的額外誤差，3.2μs的穩定時間即可，而對于小于0.05LSB的誤差，則需要20μs的穩定時間。

9. 動態性能

MAX194具有高速采樣能力、85ksps的吞吐量和較寬的動態范圍，非常適合AC應用和信號處理。通過快速傅里葉變換（FFT）測試技術，可以保證芯片在額定吞吐量下的動態頻率響應、失真和噪聲性能。

9.1 信噪比和有效位數

信噪比（SNR）是衡量ADC性能的重要指標之一，它表示輸入信號的RMS幅度與其他輸出信號的RMS幅度之比。MAX194的理論最小噪聲由量化誤差引起，對于14位的ADC，理論上最大SNR為86dB。通過測量得到的信納比（SINAD）可以計算出芯片的有效位數，反映了芯片在實際應用中的分辨率。

9.2 總諧波失真

當輸入純正弦波時，ADC的AC積分非線性（INL）會導致采樣輸出數據中出現輸入頻率的諧波。總諧波失真（THD）是所有諧波的RMS和與基頻的RMS幅度之比，反映了芯片的線性度。在MAX194中，失真主要由AIN采樣開關的導通電阻隨輸入電壓的變化引起，這會導致AC信號的時間延遲變化，從而在中等高頻下產生顯著的失真。

9.3 無雜散動態范圍

無雜散動態范圍是基頻的RMS幅度與下一個最大頻譜分量的幅度之比，通常該峰值出現在輸入頻率的某個諧波處。它反映了芯片抑制雜散信號的能力，是衡量ADC動態性能的重要指標之一。

10. 總結

綜上所述，MAX194以其高精度、高速轉換、低功耗和靈活的輸入范圍等優點，在便攜式儀器、工業控制、音頻處理、機器人、醫療信號采集和數字信號處理等領域具有廣泛的應用前景。在實際應用中，電子工程師需要根據具體的需求合理選擇參考源、輸入保護電路和操作模式，同時注意電路板的布局和電源管理，以充分發揮MAX194的性能優勢。你在使用類似ADC芯片時遇到過哪些問題呢？歡迎在評論區分享你的經驗和見解。