深入剖析LTC1748：高性能14位、80Msps低噪聲ADC

在電子設計領域，模數轉換器（ADC）是連接模擬世界和數字世界的關鍵橋梁。今天，我們將深入探討Linear Technology公司的LTC1748，一款14位、80Msps的低噪聲ADC，看看它在高性能應用中能帶來怎樣的表現。

文件下載：LTC1748.pdf

一、LTC1748的關鍵特性

1. 出色的采樣與性能指標

LTC1748具備80Msps的采樣率，能夠快速準確地對高頻信號進行數字化處理。在不同輸入范圍下，它展現出了卓越的信噪比（SNR）和無雜散動態范圍（SFDR）。例如，在3.2V范圍時，SNR可達76.3dB，SFDR為90dB；在2V范圍時，SNR為72.6dB，SFDR同樣為90dB，且無漏碼現象，確保了數據的準確性和完整性。

2. 電源與功耗

該ADC采用單5V電源供電，功耗僅為1.4W，在保證高性能的同時，有效降低了能源消耗，適合對功耗有嚴格要求的應用場景。

3. 可選擇的輸入范圍

LTC1748提供了±1V或±1.6V的可選擇輸入范圍，并且通過電阻可編程模式，能針對各種不同的應用對輸入范圍進行優化，增強了其通用性和靈活性。

4. 高帶寬采樣保持電路

其240MHz的全功率帶寬采樣保持（S/H）電路，能夠在高頻信號下實現快速準確的采樣，為處理寬動態范圍的信號提供了有力支持。

5. 引腳兼容系列

LTC1748屬于引腳兼容系列，不同采樣率的產品可供選擇，如25Msps的LTC1746（14位）、LTC1745（12位）；50Msps的LTC1744（14位）、LTC1743（12位）；65Msps的LTC1742（14位）、LTC1741（12位）等，方便工程師根據具體需求進行選型。

6. 封裝形式

采用48引腳的TSSOP封裝，這種封裝形式具有良好的散熱性能，并且其引腳布局采用了直通式設計，簡化了電路板的布局，降低了設計難度。

二、應用領域

1. 通信領域

在電信接收器和蜂窩基站中，LTC1748能夠對高頻信號進行精確數字化處理，滿足通信系統對信號質量和處理速度的要求。其高SNR和SFDR指標有助于提高通信系統的抗干擾能力和信號傳輸質量。

2. 頻譜分析

對于頻譜分析應用，LTC1748的高采樣率和寬動態范圍能夠準確捕捉信號的頻譜信息，為頻譜分析提供可靠的數據支持。

3. 成像系統

在成像系統中，LTC1748可以對圖像信號進行快速數字化，保證圖像的清晰度和準確性，適用于各種成像設備。

三、電氣特性分析

1. 轉換器特性

• 分辨率：14位分辨率且無漏碼，確保了高精度的信號轉換。
• 線性誤差：積分線性誤差（INL）在±3LSB以內，典型值為±0.75LSB；差分線性誤差（DNL）在±1.5LSB以內，典型值為±0.5LSB，保證了信號轉換的線性度。
• 偏移誤差和增益誤差：偏移誤差在±35mV以內，典型值為±8mV；增益誤差在±3.5%FS以內，典型值為±1%，確保了信號轉換的準確性。
• 溫度系數：內部參考的滿量程溫度系數為±40ppm/°C，外部參考（SENSE = 1.6V）為±20ppm/°C；偏移溫度系數為±20μV/°C，保證了在不同溫度環境下的穩定性。

2. 模擬輸入特性

• 輸入范圍：在4.75V ≤ VDD ≤ 5.25V的條件下，模擬輸入范圍為±1V至±1.6V。
• 輸入泄漏電流：模擬輸入泄漏電流在±1μA以內，確保了輸入信號的穩定性。
• 輸入電容：采樣模式下（ENC < ENC）為8pF，保持模式下（ENC > ENC）為4pF。
• 采樣保持時間：采樣保持采集時間為5 - 6ns，采集延遲時間為0ns，采樣保持采集延遲時間抖動為0.15psRMS，保證了采樣的準確性和穩定性。

3. 內部參考特性

• SNR和SFDR：在不同輸入頻率和輸入范圍下，LTC1748都展現出了良好的SNR和SFDR性能。例如，5MHz輸入信號在2V范圍時，SNR為72.6dB；在3.2V范圍時，SNR為76.3dB。
• 其他指標：信號與（噪聲 + 失真）比（S/(N + D)）、總諧波失真（THD）、互調失真（IMD）等指標也都表現出色，滿足了高性能應用的需求。

4. 數字輸入輸出特性

• 輸入電壓：高電平輸入電壓（VIH）在VDD = 5.25V時為2.4V，低電平輸入電壓（VIL）在VDD = 4.75V時為0.8V。
• 輸出電壓：高電平輸出電壓（VOH）在OVDD = 4.75V、IO = -10μA時為4.74V；低電平輸出電壓（VOL）在OVDD = 4.75V、IO = 160μA時為0.05V。
• 輸出電流：輸出源電流（ISOURCE）在VOUT = 0V時為 -50mA，輸出灌電流（ISINK）在VOUT = 5V時為50mA。

5. 電源要求

• 正電源電壓：VDD范圍為4.75 - 5.25V。
• 正電源電流：典型值為280mA，最大值為310mA。
• 功耗：典型值為1.4W，最大值為1.55W。
• 數字輸出電源電壓：OVDD范圍為0.5V至VDD。

6. 時序特性

LTC1748的時序特性對于正確的數據采集和處理至關重要。例如，ENC周期（t0）為12.5 - 2000ns，ENC高電平時間（t1）為6 - 1000ns，ENC低電平時間（t2）為6 - 1000ns等，工程師在設計時需要嚴格按照這些時序要求進行電路設計。

四、典型性能特性

文檔中給出了大量的典型性能特性圖表，如不同輸入頻率和幅度下的8192點FFT圖、SFDR與輸入頻率和幅度的關系圖、SNR與輸入頻率和幅度的關系圖等。這些圖表直觀地展示了LTC1748在不同條件下的性能表現，工程師可以根據這些圖表來評估ADC在實際應用中的性能。

五、引腳功能與應用信息

1. 引腳功能

• SENSE（引腳1）：參考感測引腳，接地選擇±1V輸入范圍，接VDD選擇±1.6V輸入范圍。
• VCM（引腳2）：2.35V輸出和輸入共模偏置，需通過4.7μF陶瓷芯片電容接地。
• GND（引腳3、6、9、12、13、16、19、21、36、37）：ADC電源地。
• AIN+（引腳4）：正差分模擬輸入。
• AIN -（引腳5）：負差分模擬輸入。
• VDD（引腳7、8、17、18、20）：5V電源，需通過1μF陶瓷芯片電容在引腳8和引腳18處旁路到AGND。
• REFLB（引腳10）：ADC低參考，需通過0.1μF陶瓷芯片電容旁路到引腳11。
• REFHA（引腳11）：ADC高參考，需通過0.1μF陶瓷芯片電容旁路到引腳10，通過4.7μF陶瓷電容旁路到引腳14，通過1μF陶瓷電容接地。
• REFLA（引腳14）：ADC低參考，需通過0.1μF陶瓷芯片電容旁路到引腳15，通過4.7μF陶瓷電容旁路到引腳11，通過1μF陶瓷電容接地。
• REFHB（引腳15）：ADC高參考，需通過0.1μF陶瓷芯片電容旁路到引腳14。
• MSBINV（引腳22）：MSB反轉控制，低電平反轉MSB，采用2的補碼輸出格式；高電平不反轉MSB，采用偏移二進制輸出格式。
• ENC（引腳23）：編碼輸入，輸入采樣在正邊沿開始。
• ENC（引腳24）：編碼互補輸入，轉換在負邊沿開始，對于單端編碼信號，需通過0.1μF陶瓷電容旁路到地。
• OE（引腳25）：輸出使能，低電平使能輸出，邏輯高電平使輸出為高阻態，OE不應超過OVDD上的電壓。
• CLKOUT（引腳26）：數據有效輸出，在CLKOUT的上升沿鎖存數據。
• OGND（引腳27、38、47）：輸出驅動器地。
• D0 - D3（引腳28 - 31）：數字輸出。
• OVDD（引腳32、43）：輸出驅動器的正電源，需通過0.1μF陶瓷芯片電容旁路到地。
• D4 - D6（引腳33 - 35）：數字輸出。
• D7 - D10（引腳39 - 42）：數字輸出。
• D11 - D13（引腳44 - 46）：數字輸出。
• OF（引腳48）：溢出/欠溢出輸出，發生溢出或欠溢出時為高電平。

2. 動態性能指標

• 信號與（噪聲 + 失真）比[S/(N + D)]：是輸入信號基頻的RMS幅度與ADC輸出中所有其他頻率分量的RMS幅度之比，輸出帶寬限制在DC以上至采樣頻率的一半以下。
• 信噪比（SNR）：是輸入信號基頻的RMS幅度與除前五個諧波和DC之外的所有其他頻率分量的RMS幅度之比。
• 總諧波失真（THD）：是輸入信號所有諧波的RMS和與基頻本身的比值，帶外諧波會混疊到DC和采樣頻率一半之間的頻帶內。
• 互調失真（IMD）：當ADC輸入信號包含多個頻譜分量時，ADC傳輸函數的非線性會產生互調失真，它是一個正弦輸入因另一個不同頻率的正弦輸入的存在而產生的變化。
• 無雜散動態范圍（SFDR）：是除輸入信號和DC之外的最大譜分量的峰值諧波或雜散噪聲，以相對于滿量程輸入信號的RMS值的分貝表示。
• 輸入帶寬：是全量程輸入信號的重構基頻幅度降低3dB時的輸入頻率。
• 孔徑延遲時間：從上升的ENC等于ENC電壓到采樣保持電路保持輸入信號的瞬間的時間。
• 孔徑延遲抖動：孔徑延遲時間在每次轉換之間的變化，這種隨機變化會在采樣交流輸入時產生噪聲。

3. 轉換器操作

LTC1748是一款CMOS流水線多級轉換器，具有四個流水線ADC級。采樣的模擬輸入將在五個周期后得到數字化值。模擬輸入采用差分方式，以提高共模噪聲抑制能力并最大化輸入范圍，同時差分輸入驅動可減少采樣保持電路的偶次諧波。編碼輸入也是差分的，以提高共模噪聲抑制能力。

4. 采樣/保持操作與輸入驅動

• 采樣/保持操作：LTC1748的CMOS差分采樣保持電路通過CMOS傳輸門將差分模擬輸入直接采樣到采樣電容上，這種直接電容采樣方式在給定采樣電容大小的情況下可實現最低噪聲。在采樣階段，傳輸門將模擬輸入連接到采樣電容，電容充電并跟蹤差分輸入電壓；在保持階段，采樣電容與輸入斷開，保持的電壓傳遞到ADC核心進行處理。
• 共模偏置：ADC采樣保持電路需要差分驅動以實現指定性能，每個輸入應在2.35V的共模電壓周圍擺動±0.8V（3.2V范圍）或±0.5V（2V范圍）。VCM輸出引腳可用于提供共模偏置電平，需通過4.7μF或更大的電容旁路到ADC附近的地。
• 輸入驅動阻抗：LTC1748的動態性能會受到輸入驅動電路的影響，特別是二次和三次諧波。源阻抗和輸入電抗會影響SFDR。為獲得最佳性能，建議每個輸入的源阻抗為100Ω或更小，S/H電路針對50Ω源阻抗進行了優化。如果源阻抗小于50Ω，應添加串聯電阻將其增加到50Ω，并且差分輸入的源阻抗應匹配，否則會導致更高的偶次諧波，尤其是二次諧波。
• 輸入驅動電路：可以使用RF變壓器或運算放大器來驅動LTC1748。使用RF變壓器時，其二次中心抽頭通過VCM進行DC偏置，可將ADC輸入信號設置在最佳DC電平，但會損失低頻響應；使用運算放大器將單端輸入信號轉換為差分輸入信號時，具有低頻輸入響應，但大多數運算放大器的有限增益帶寬會限制高輸入頻率下的SFDR。
• 參考操作：LTC1748的參考電路由2.35V帶隙參考、差分放大器以及開關和控制電路組成。內部電壓參考可配置為2V（±1V差分）或3.2V（±1.6V差分）的兩種引腳可選輸入范圍。SENSE引腳接地選擇2V范圍，接VDD選擇3.2V范圍。2.35V帶隙參考為外部輸入電路設置共模電壓提供DC偏置點，并與差分放大器一起生成內部ADC電路所需的差分參考電平。VCM輸出需要一個外部旁路電容，為內部和外部電路提供高頻低阻抗接地路徑，同時也是參考的補償電容，沒有該電容參考將不穩定。

六、總結

LTC1748作為一款高性能的14位、80Msps低噪聲ADC，在采樣率、SNR、SFDR等方面表現出色，并且具有可選擇的輸入范圍、高帶寬采樣保持電路等優點，適用于通信、頻譜分析、成像系統等多個領域。工程師在使用LTC1748進行設計時，需要充分了解其電氣特性、引腳功能和應用信息，合理設計輸入驅動電路和參考電路，以確保ADC能夠發揮最佳性能。同時，通過分析典型性能特性圖表，可以更好地評估ADC在實際應用中的表現，為設計提供有力支持。你在使用LTC1748或其他ADC時，遇到過哪些挑戰呢？歡迎在評論區分享你的經驗和見解。