深入剖析LTC1744：高性能14位50Msps ADC的卓越之選

在電子設計領域，模數轉換器（ADC）是連接模擬世界與數字世界的關鍵橋梁。今天，我們將深入探討Linear Technology公司的LTC1744——一款14位、50Msps的ADC，它在眾多應用場景中展現出了卓越的性能。

文件下載：LTC1744.pdf

一、LTC1744的核心特性

1. 高性能指標

• 采樣率與動態范圍：LTC1744具備50Msps的采樣率，能夠快速準確地對高頻信號進行數字化處理。在不同輸入范圍下，它展現出了出色的動態性能。在3.2V范圍時，SNR可達77dB，SFDR為87dB；在2V范圍時，SNR為73.5dB，SFDR高達90dB。這種高信噪比和無雜散動態范圍，使得它在處理復雜信號時能夠有效減少噪聲和失真。
• 無失碼設計：該ADC不存在失碼現象，確保了轉換結果的準確性和可靠性，這對于需要高精度測量的應用至關重要。

  2. 電源與功耗

• 單電源供電：采用單一5V電源供電，簡化了電路設計，降低了系統的復雜度。
• 功耗：功耗僅為1.2W，在保證高性能的同時，有效降低了能源消耗，適用于對功耗有嚴格要求的應用場景。

  3. 靈活的輸入范圍

  提供±1V或±1.6V的可選輸入范圍，并且可以通過引腳選擇和電阻編程模式進行調整，能夠根據不同的應用需求優化輸入范圍，增強了其適用性。

  4. 高帶寬S/H

  擁有150MHz的全功率帶寬采樣保持（S/H）電路，能夠快速準確地捕獲輸入信號，確保在高頻信號處理時的性能。

  5. 引腳兼容家族

  LTC1744屬于引腳兼容家族，不同采樣率和位數的型號可以相互替代，方便工程師根據實際需求進行選擇和升級。例如，25Msps有LTC1746（14位）和LTC1745（12位）；50Msps有LTC1744（14位）和LTC1743（12位）等。

  6. 封裝形式

  采用48引腳的TSSOP封裝，這種封裝形式具有良好的散熱性能和電氣性能，并且其引腳布局有助于簡化電路板設計。

二、工作原理與操作模式

1. 轉換器操作

LTC1744是一款CMOS流水線式多級轉換器，具有四個流水線ADC階段。模擬輸入為差分輸入，能夠有效提高共模噪聲抑制能力，最大化輸入范圍，同時減少采樣保持電路的偶次諧波。編碼輸入也是差分的，進一步增強了共模噪聲免疫力。

2. 工作階段

該ADC有兩個操作階段，由差分ENC/ENC輸入引腳的狀態決定。當ENC低電平時，模擬輸入直接采樣到輸入采樣保持電容器上；當ENC從低電平轉換到高電平時，采樣輸入被保持。在ENC高電平期間，保持的輸入電壓由S/H放大器緩沖并驅動第一個流水線ADC階段。后續階段依次處理，最終在五個周期后輸出數字化結果。

三、應用信息

1. 動態性能指標

• 信號噪聲失真比（S/(N + D)）：是輸入信號基頻的RMS幅度與ADC輸出中所有其他頻率分量的RMS幅度之比，輸出帶寬限制在直流到采樣頻率的一半之間。
• 信噪比（SNR）：是輸入信號基頻的RMS幅度與除前五次諧波和直流之外的所有其他頻率分量的RMS幅度之比。
• 總諧波失真（THD）：是輸入信號所有諧波的RMS和與基頻本身的比值，數據手冊中計算THD時使用了前五次諧波。
• 互調失真（IMD）：當ADC輸入信號包含多個頻譜分量時，ADC傳輸函數的非線性會產生互調失真。它定義為任一輸入信號的RMS值與最大三階互調產物的RMS值之比。
• 無雜散動態范圍（SFDR）：是除輸入信號和直流之外的最大頻譜分量（峰值諧波或雜散噪聲），以相對于滿量程輸入信號RMS值的分貝表示。
• 輸入帶寬：是指對于滿量程輸入信號，重構基頻幅度降低3dB時的輸入頻率。
• 孔徑延遲時間：從上升的ENC等于ENC電壓到采樣保持電路保持輸入信號的瞬間所經過的時間。
• 孔徑延遲抖動：每次轉換時孔徑延遲時間的變化，這種隨機變化會在采樣交流輸入時產生噪聲。

2. 采樣保持操作與輸入驅動

• 采樣保持操作：LTC1744的CMOS差分采樣保持電路通過CMOS傳輸門將差分模擬輸入直接采樣到采樣電容器上，這種直接電容采樣方式在給定采樣電容大小的情況下能夠實現最低的噪聲。
• 共模偏置：ADC采樣保持電路需要差分驅動才能達到指定性能。每個輸入應在2.5V的共模電壓周圍擺動，對于3.2V范圍為±0.8V，對于2V范圍為±0.5V。VCM輸出引腳可用于提供共模偏置電平。
• 輸入驅動阻抗：為了獲得最佳性能，建議每個輸入的源阻抗為100Ω或更小，并且差分輸入的源阻抗應匹配，否則會導致更高的偶次諧波，尤其是二次諧波。

  3. 參考操作

  LTC1744的參考電路由2.5V帶隙參考、差分放大器以及開關和控制電路組成。內部電壓參考可以配置為2V（±1V差分）或3.2V（±1.6V差分）的兩種引腳可選輸入范圍。通過將SENSE引腳接地選擇2V范圍，連接到VDD選擇3.2V范圍。

  4. 輸入范圍選擇

  輸入范圍可以根據應用進行設置。對于輸入頻率較低（<10MHz）的過采樣信號處理，最大輸入范圍可以提供最佳的信噪比性能，同時保持出色的SFDR；對于高輸入頻率（>10MHz），2V范圍將具有最佳的SFDR性能，但SNR會下降3.5dB。

  5. 編碼輸入驅動

  LTC1744的噪聲性能在很大程度上取決于編碼信號的質量。ENC/ENC輸入應采用差分驅動，以提高對共模噪聲源的免疫力。每個輸入通過6k電阻偏置到2V偏置，該偏置電阻為變壓器耦合驅動電路設置直流工作點，并為單端驅動電路設置邏輯閾值。

  6. 數字輸出

• 數字輸出緩沖器：每個輸出緩沖器由OVDD和OGND供電，與ADC的電源和地隔離。輸出驅動器中的額外N溝道晶體管允許在低電壓下工作，內部串聯電阻使輸出對外部電路呈現50Ω的阻抗，可能無需外部阻尼電阻。
• 輸出負載：LTC1744的數字輸出應驅動最小的電容負載，以避免數字輸出與敏感輸入電路之間的相互干擾。對于全速操作，電容負載應保持在10pF以下。
• 輸出格式：并行數字輸出可以選擇偏移二進制或2的補碼格式，通過MSBINV引腳進行選擇，高電平選擇偏移二進制。
• 溢出位：溢出輸出位指示轉換器是否超出范圍。當OF輸出邏輯高電平時，轉換器超出或低于范圍。
• 輸出時鐘：ADC提供ENC輸入的延遲版本作為數字輸出CLKOUT，可用于將轉換器數據與數字系統同步。
• 輸出驅動電源：獨立的輸出電源和地引腳允許輸出驅動器與模擬電路隔離。數字輸出緩沖器的電源OVDD應連接到被驅動邏輯的同一電源。
• 輸出使能：可以使用輸出使能引腳OE禁用輸出。OE低電平禁用所有數據輸出，包括OF和CLKOUT。

四、設計注意事項

1. 接地與旁路

LTC1744需要一個干凈、完整的接地平面的印刷電路板，建議使用具有內部接地平面的多層板。引腳布局經過優化，以減少輸入和數字輸出之間的相互干擾。在VDD、VCM、REFHA、REFHB、REFLA和REFLB引腳處應使用高質量的陶瓷旁路電容器，并盡可能靠近引腳放置。

2. 熱傳遞

LTC1744產生的大部分熱量通過封裝引腳傳遞到印刷電路板上。接地引腳12、13、36和37與芯片連接墊相連，具有最低的熱阻。確保所有接地引腳連接到足夠面積的接地平面，以保證良好的散熱性能。

五、相關部件

Linear Technology公司還提供了一系列相關部件，如LT1019精密帶隙參考、LTC1196 8位1Msps ADC等，這些部件可以與LTC1744配合使用，滿足不同的設計需求。

總的來說，LTC1744憑借其高性能、靈活的輸入范圍和良好的兼容性，在通信、基站、頻譜分析和成像系統等領域具有廣泛的應用前景。作為電子工程師，我們在設計時應充分考慮其特性和設計注意事項，以發揮其最大優勢。大家在實際應用中是否遇到過類似ADC的設計挑戰呢？歡迎在評論區分享你的經驗和見解。