深入解析IGLOO2 FPGA與SmartFusion2 SoC FPGA：性能、特性與應(yīng)用

在當(dāng)今電子科技飛速發(fā)展的時代，現(xiàn)場可編程門陣列（FPGA）和片上系統(tǒng)（SoC）FPGA憑借其靈活性、高性能和低功耗等優(yōu)勢，在眾多領(lǐng)域得到了廣泛應(yīng)用。今天，我們就來詳細探討Microsemi公司的IGLOO2 FPGA和SmartFusion2 SoC FPGA，深入了解它們的特性、性能以及在實際應(yīng)用中的表現(xiàn)。

文件下載：M2S090-1FG676IX417.pdf

一、產(chǎn)品概述

IGLOO2 FPGA和SmartFusion2 SoC FPGA是Microsemi推出的主流產(chǎn)品。這兩個系列將基于4輸入查找表（LUT）的FPGA架構(gòu)與集成數(shù)學(xué)模塊、多個嵌入式存儲模塊以及高性能SerDes通信接口集成在單芯片上。它們采用低功耗閃存技術(shù)，具有高度的安全性和可靠性，為用戶提供了強大的處理能力和豐富的功能。

1.1 產(chǎn)品密度與狀態(tài)

IGLOO2和SmartFusion2提供多種設(shè)計和數(shù)據(jù)安全密度選項，涵蓋從005到150等不同規(guī)格，且均處于生產(chǎn)狀態(tài)，能夠滿足不同用戶的需求。

1.2 參考文檔

為了幫助工程師更好地使用這兩款產(chǎn)品，Microsemi提供了一系列相關(guān)文檔，如IGLOO2產(chǎn)品簡介（PB0121）、引腳描述（DS0124），SmartFusion2 SoC FPGA產(chǎn)品簡介（PB0115）和引腳描述（DS0115）等。這些文檔可以在Microsemi官方網(wǎng)站上獲取。

二、電氣規(guī)格

2.1 工作條件

在使用IGLOO2和SmartFusion2時，需要嚴格遵循其工作條件。絕對最大額定值規(guī)定了設(shè)備能夠承受的最大應(yīng)力，超過這些限制可能會導(dǎo)致設(shè)備永久性損壞。而推薦工作條件則是確保設(shè)備正常工作的最佳范圍。

2.2 功耗

2.2.1 靜態(tài)功耗

靜態(tài)功耗是衡量設(shè)備性能的重要指標之一。文檔中詳細列出了不同設(shè)備在不同模式下的靜態(tài)電流，包括非FlashFreeze和FlashFreeze模式。例如，在典型工藝下，005設(shè)備在非Flash*Freeze模式下，典型結(jié)溫為25°C時的靜態(tài)電流為6.2 mA，而在工業(yè)溫度100°C時則增加到35.2 mA。

2.2.2 編程電流

編程過程中的電流消耗也是需要關(guān)注的方面。文檔給出了不同設(shè)備在編程周期、驗證周期和上電浪涌電流等情況下的電流值。例如，在0°C <= Tj <= 85°C的典型工藝下，005設(shè)備在編程周期中，VDD為1.26 V時的電流為46 mA。

2.3 時序模型

時序模型對于FPGA的性能至關(guān)重要。文檔中詳細描述了各種時序參數(shù)，如DDR3接收器的傳播延遲、輸入數(shù)據(jù)寄存器的時鐘到Q延遲等。這些參數(shù)在不同的工作條件下可能會有所變化，工程師在設(shè)計時需要根據(jù)實際情況進行調(diào)整。

2.4 用戶I/O特性

IGLOO2和SmartFusion2支持MSIO、MSIOD和DDRIO三種I/O銀行，每種銀行支持不同的I/O標準。文檔中詳細介紹了輸入緩沖器、輸出緩沖器和三態(tài)緩沖器的AC負載特性，以及不同I/O標準下的最大數(shù)據(jù)速率和頻率。

2.5 存儲器接口和電壓參考I/O標準

2.5.1 HSTL標準

HSTL是一種通用的高速總線標準，IGLOO2和SmartFusion2支持1.5 V HSTL的兩個類別。文檔中詳細列出了HSTL的DC和AC輸入輸出電平規(guī)范、差分電壓規(guī)范以及阻抗規(guī)范等。

2.5.2 SSTL標準

SSTL標準包括2.5 V（SSTL2）、1.8 V（SSTL18）和1.5 V（SSTL15），適用于DDR/2/3等通用內(nèi)存總線。文檔中給出了不同SSTL標準的DC和AC輸入輸出電平規(guī)范、差分電壓規(guī)范以及阻抗規(guī)范等。

2.6 差分I/O標準

2.6.1 LVDS

LVDS是一種高速差分I/O標準，文檔中詳細介紹了LVDS的DC輸入輸出電壓規(guī)范、差分電壓規(guī)范、最大數(shù)據(jù)速率和AC阻抗規(guī)范等。

2.6.2 其他差分I/O標準

除了LVDS，文檔還介紹了B-LVDS、M-LVDS、Mini-LVDS、RSDS和LVPECL等差分I/O標準的相關(guān)特性。

2.7 I/O寄存器規(guī)格

I/O寄存器的性能直接影響到數(shù)據(jù)的傳輸和處理。文檔中詳細描述了輸入寄存器和輸出/啟用寄存器的時序特性，包括時鐘到Q延遲、數(shù)據(jù)建立時間和保持時間等。

2.8 DDR模塊規(guī)格

DDR模塊在高速數(shù)據(jù)傳輸中起著重要作用。文檔中詳細介紹了輸入DDR模塊和輸出DDR模塊的時序特性，包括時鐘到輸出延遲、數(shù)據(jù)建立時間和保持時間等。

2.9 邏輯元素規(guī)格

IGLOO2和SmartFusion2提供了4輸入LUT和順序模塊，文檔中給出了這些邏輯元素的時序特性，如組合單元的傳播延遲和寄存器的延遲等。

2.10 全局資源特性

全局資源為FPGA提供了有效的時鐘分布網(wǎng)絡(luò)，減少了時鐘延遲和抖動。文檔中列出了不同設(shè)備的全局資源特性，包括全局時鐘的輸入低延遲、輸入高延遲和最大時鐘偏斜等。

2.11 FPGA織物SRAM

FPGA織物SRAM包括大SRAM（LSRAM）和微SRAM（μSRAM），文檔中詳細介紹了不同配置下的SRAM時序特性，如時鐘周期、讀取訪問時間和寫入訪問時間等。

2.12 編程時間

編程時間是衡量FPGA性能的重要指標之一。文檔中列出了不同編程方式（如JTAG編程、2步IAP編程和SmartFusion2 Cortex-M3 ISP編程）在不同條件下的編程時間。

2.13 數(shù)學(xué)塊時序特性

數(shù)學(xué)塊支持18×18有符號乘法、點積和內(nèi)置加法、減法和累加單元，文檔中詳細介紹了數(shù)學(xué)塊在不同配置下的時序特性，如輸入控制寄存器的建立時間和保持時間等。

2.14 嵌入式NVM（eNVM）特性

eNVM具有良好的讀取性能和頁面編程時間，文檔中給出了不同溫度范圍內(nèi)的eNVM讀取頻率和頁面編程時間。

2.15 SRAM PUF

SRAM PUF提供了各種服務(wù)，如創(chuàng)建激活碼、刪除激活碼等，文檔中列出了這些服務(wù)在不同條件下的時間特性。

2.16 非確定性隨機位生成器（NRBG）特性

NRBG用于生成隨機位，文檔中詳細介紹了NRBG的服務(wù)和時間特性。

2.17 密碼塊特性

密碼塊提供了多種加密服務(wù)，如AES128/256編碼/解碼、SHA256哈希等，文檔中列出了這些服務(wù)的時間特性。

2.18 晶體振蕩器

晶體振蕩器提供了穩(wěn)定的時鐘信號，文檔中詳細介紹了不同增益模式下的晶體振蕩器的電氣特性，如工作頻率、精度、輸出占空比和抖動等。

2.19 片上振蕩器

片上振蕩器包括50 MHz RC振蕩器和1 MHz RC振蕩器，文檔中列出了這些振蕩器的電氣特性，如工作頻率、精度、輸出占空比和抖動等。

2.20 時鐘調(diào)節(jié)電路（CCC）

CCC用于調(diào)節(jié)時鐘信號，文檔中詳細介紹了CCC的規(guī)格和抖動特性，包括輸入輸出頻率、延遲增量、采集時間和占空比等。

2.21 JTAG

JTAG用于設(shè)備的測試和編程，文檔中列出了不同設(shè)備的JTAG時序特性，如時鐘到Q延遲、測試數(shù)據(jù)輸入建立時間和保持時間等。

2.22 系統(tǒng)控制器SPI特性

系統(tǒng)控制器SPI用于與外部設(shè)備進行通信，文檔中詳細介紹了SPI的時序特性，如SC_SPI_SCK的最小周期、最小脈沖寬度和數(shù)據(jù)建立時間等。

2.23 上電到功能時間

上電到功能時間是指設(shè)備從上電到能夠正常工作所需的時間。文檔中列出了SmartFusion2和IGLOO2在不同條件下的上電到功能時間。

2.24 DEVRST_N特性

DEVRST_N用于設(shè)備的復(fù)位，文檔中詳細介紹了DEVRST_N的斜坡速率和循環(huán)速率。

2.25 Flash*Freeze時序特性

FlashFreeze用于降低設(shè)備的功耗，文檔中詳細介紹了FlashFreeze的進入和退出時間。

2.26 DDR內(nèi)存接口特性

DDR內(nèi)存接口支持DDR3、DDR2和LPDDR等標準，文檔中列出了不同標準下的最大數(shù)據(jù)速率。

2.27 SFP收發(fā)器特性

SFP收發(fā)器用于高速數(shù)據(jù)傳輸，文檔中詳細介紹了SFP收發(fā)器的電氣特性，如差分峰峰值電壓和輸入輸出電壓范圍等。

2.28 SerDes電氣和時序AC和DC特性

SerDes用于高速串行通信，文檔中詳細介紹了SerDes的發(fā)射器和接收器參數(shù)，如差分擺幅、輸出共模電壓和輸入靈敏度等。

2.29 SmartFusion2規(guī)格

2.29.1 MSS時鐘頻率

MSS主時鐘的最大頻率是衡量SmartFusion2性能的重要指標之一，文檔中列出了不同條件下的MSS主時鐘最大頻率。

2.29.2 I2C特性

I2C接口用于與外部設(shè)備進行通信，文檔中詳細介紹了I2C的DC和開關(guān)特性，如輸入輸出電壓、數(shù)據(jù)速率和時序參數(shù)等。

2.29.3 SPI特性

SPI接口用于與外部設(shè)備進行通信，文檔中詳細介紹了SPI的DC和開關(guān)特性，如時鐘周期、數(shù)據(jù)建立時間和保持時間等。

2.29.4 CAN控制器特性

CAN控制器用于汽車和工業(yè)應(yīng)用中的通信，文檔中列出了CAN控制器的參考時鐘頻率和最大波特率。

2.29.5 USB特性

USB接口用于與外部設(shè)備進行通信，文檔中詳細介紹了USB的參考時鐘頻率、時鐘周期和數(shù)據(jù)傳播延遲等。

2.29.6 MMUART特性

MMUART用于異步通信，文檔中列出了MMUART的參考時鐘頻率和最大收發(fā)波特率。

2.30 IGLOO2規(guī)格

2.30.1 HPMS時鐘頻率

HPMS主時鐘的最大頻率是衡量IGLOO2性能的重要指標之一，文檔中列出了不同條件下的HPMS主時鐘最大頻率。

2.30.2 SPI特性

SPI接口用于與外部設(shè)備進行通信，文檔中詳細介紹了SPI的DC和開關(guān)特性，如時鐘周期、數(shù)據(jù)建立時間和保持時間等。

三、總結(jié)

IGLOO2 FPGA和SmartFusion2 SoC FPGA具有豐富的功能和出色的性能，能夠滿足不同領(lǐng)域的應(yīng)用需求。通過深入了解它們的電氣規(guī)格和特性，工程師可以更好地進行設(shè)計和開發(fā)，充分發(fā)揮這些設(shè)備的優(yōu)勢。在實際應(yīng)用中，工程師還需要根據(jù)具體需求進行合理的選擇和優(yōu)化，以確保系統(tǒng)的穩(wěn)定性和可靠性。

你是否在使用類似的FPGA產(chǎn)品時遇到過什么問題？或者對IGLOO2和SmartFusion2的某些特性有更深入的疑問？歡迎在評論區(qū)留言討論。