AD9640：高性能14位雙路ADC的深度解析

引言

在當今的通信和電子系統中，高性能的模擬 - 數字轉換器（ADC）是不可或缺的關鍵組件。AD9640作為一款14位、80/105/125/150 MSPS的雙路ADC，憑借其出色的性能和豐富的功能，在眾多應用領域中得到了廣泛的應用。本文將對AD9640進行全面的剖析，從其特性、規格參數、工作原理到應用設計等方面進行詳細介紹，希望能為電子工程師們在實際設計中提供有價值的參考。

文件下載：AD9640.pdf

產品特性亮點

卓越的性能指標

AD9640在信號處理能力方面表現卓越。在125 MSPS采樣率下，其信噪比（SNR）可達71.8 dBc（72.8 dBFS）至70 MHz，無雜散動態范圍（SFDR）為85 dBc至70 MHz；在150 MSPS采樣率時，SNR為71.6 dBc（72.6 dBFS）至70 MHz，SFDR為84 dBc至70 MHz。同時，它還具備低功耗的特點，125 MSPS時功耗為750 mW，150 MSPS時功耗為820 mW。

豐富的功能特性

• 輸入靈活性：擁有1 V p-p至2 V p-p的靈活模擬輸入范圍，采用650 MHz帶寬的差分模擬輸入，可滿足不同應用場景的需求。
• 時鐘管理：具備整數1至8的輸入時鐘分頻器，支持高達450 MHz的IF采樣頻率，還配備了ADC時鐘占空比穩定器，確保時鐘信號的穩定性。
• 內置功能：集成了ADC電壓基準、采樣保持輸入、快速檢測和閾值位、復合信號監測等功能，還具備用戶可配置的內置自測試（BIST）能力和節能的掉電模式。

產品優勢總結

AD9640的這些特性使其在通信、智能天線系統、通用軟件無線電等應用中具有顯著優勢，能夠為系統設計提供高性能、高可靠性的解決方案。

規格參數詳解

DC規格

文檔提供了不同型號（如AD9640ABCPZ - 80、AD9640BCPZ - 80等）在不同采樣率下的DC規格參數，包括分辨率、精度、偏移誤差、增益誤差、差分非線性（DNL）、積分非線性（INL）等。這些參數反映了ADC在直流特性方面的性能，對于保證系統的準確性和穩定性至關重要。

AC規格

在AC規格方面，詳細列出了不同采樣率下的信噪比（SNR）、信噪失真比（SINAD）、有效位數（ENOB）、諧波失真、無雜散動態范圍（SFDR）等指標。這些參數體現了ADC在交流信號處理方面的能力，對于處理高頻信號和復雜信號具有重要意義。

數字規格

數字規格部分介紹了差分時鐘輸入、同步輸入、邏輯輸入和輸出等方面的參數，包括邏輯兼容性、輸入電壓范圍、輸入電流、輸入電容和電阻等。這些參數對于與其他數字電路的接口設計和信號傳輸具有指導作用。

開關規格

開關規格參數包括時鐘輸入參數（如輸入時鐘速率、轉換速率、時鐘周期、脈沖寬度等）和數據輸出參數（如數據傳播延遲、DCO傳播延遲、建立時間、保持時間等）。這些參數對于確定ADC的工作速度和時序要求至關重要。

時序規格

時序規格詳細說明了同步時序要求、SPI時序要求和SPORT時序要求等，為系統設計中的時序匹配和信號同步提供了重要依據。

絕對最大額定值

文檔給出了AD9640的絕對最大額定值，包括電氣參數（如電源電壓、輸入電壓等）和環境參數（如工作溫度范圍、存儲溫度范圍等）。在設計過程中，必須嚴格遵守這些額定值，以確保器件的安全和可靠性。

熱特性

熱特性部分介紹了AD9640的熱阻參數，以及如何通過合理的PCB布局和散熱設計來提高器件的散熱性能。這對于保證器件在高溫環境下的正常工作具有重要意義。

工作原理深入剖析

ADC架構

AD9640采用雙前端采樣保持放大器（SHA）和流水線式開關電容ADC架構。量化輸出在數字校正邏輯中組合成最終的14位結果，流水線架構允許各階段并行處理，提高了采樣效率。

模擬輸入考慮

模擬輸入采用差分開關電容SHA，在處理差分輸入信號時具有最佳性能。在設計時，需要考慮輸入信號的源阻抗匹配、采樣電容的充電和建立時間等因素。同時，內部差分參考緩沖器定義了ADC核心的輸入跨度，用戶可以通過調整參考電壓來改變輸入范圍。

電壓基準

AD9640內置了穩定準確的電壓基準，用戶可以選擇內部參考或外部參考。通過SENSE引腳可以配置參考模式，不同模式下的參考電壓和差分跨度不同。在使用內部參考驅動多個轉換器時，需要考慮參考的負載問題。

時鐘輸入考慮

為了獲得最佳性能，AD9640的采樣時鐘輸入應采用差分信號。時鐘輸入可以是CMOS、LVDS、LVPECL或正弦波信號，但時鐘源的抖動是關鍵因素。文檔介紹了多種時鐘輸入配置方法，如變壓器耦合、平衡變壓器耦合、差分PECL和LVDS信號耦合等。同時，AD9640還具備輸入時鐘分頻器和占空比穩定器，可提高時鐘信號的穩定性和靈活性。

功耗和待機模式

AD9640的功耗與采樣率成正比，在CMOS輸出模式下，數字功耗主要由數字驅動器的強度和輸出負載決定。通過PDWN引腳可以將器件置于掉電模式，此時功耗僅為2.5 mW。待機模式允許用戶在需要快速喚醒時保持內部參考電路供電。

數字輸出

AD9640的輸出驅動器可以配置為與1.8 V至3.3 V CMOS邏輯家族或1.8 V LVDS輸出接口。用戶可以通過設置SCLK/DFS引腳選擇輸出數據格式（偏移二進制或二進制補碼）。同時，器件還具備數字輸出使能功能，可通過SMI SDO/OEB引腳或SPI接口控制。

ADC過范圍和增益控制

在接收器應用中，AD9640的快速檢測功能可以快速檢測輸入信號的過范圍情況，通過SPI端口可以設置閾值，實現靈活的外部增益控制。同時，還提供了粗上閾值、細上閾值、細下閾值、增益增加和增益減少等指標，用于精確控制增益切換。

信號監測

信號監測模塊可以計算輸入信號的均方根（rms）、峰值和超過閾值的采樣數，為AGC環路提供信號特征信息。用戶可以通過SPI端口或SPORT輸出讀取信號監測結果，還可以設置監測周期和選擇監測模式（峰值檢測模式、rms/ms幅度模式、閾值穿越模式）。

內置自測試（BIST）和輸出測試

AD9640具備內置自測試（BIST）功能，可驗證數字數據路徑的完整性。同時，還提供了多種輸出測試選項，可將可預測的值放置在輸出端，方便進行板級調試。

通道/芯片同步

AD9640的SYNC輸入允許用戶靈活同步內部模塊，包括時鐘分頻器和信號監測模塊。通過外部同步信號，可以確保多個ADC的采樣時鐘同步，提高系統的一致性和穩定性。

設計應用指南

電源和接地建議

建議使用兩個獨立的1.8 V電源，分別為模擬（AVDD）和數字（DVDD）供電，以及為數字輸出（DRVDD）供電。AVDD和DVDD應通過鐵氧體磁珠或濾波器扼流圈和獨立的去耦電容進行隔離，去耦電容應靠近PCB板上的電源入口和器件引腳。同時，使用單個PCB接地平面可以實現最佳性能。

LVDS操作

AD9640上電默認采用CMOS輸出模式，若需要LVDS操作，需在電源上電后通過SPI配置寄存器進行編程。為避免上電時DRVDD電流過高，可以在電源上電時將OEB引腳置高，待器件進入LVDS模式后再將OEB引腳置低。

暴露焊盤熱散熱片建議

為了獲得最佳的電氣和熱性能，必須將ADC底部的暴露焊盤連接到模擬地（AGND）。PCB上應使用連續的、暴露的（無焊料掩膜）銅平面與AD9640的暴露焊盤匹配，并通過多個過孔實現最低的電阻熱路徑。同時，使用絲印將銅平面劃分為多個均勻的部分，可提高ADC與PCB之間的覆蓋率和附著力。

CML和RBIAS引腳

CML引腳應通過0.1 μF電容接地，RBIAS引腳應連接一個10 kΩ電阻到地，該電阻應具有至少1%的公差，用于設置ADC核心的主電流參考。

參考去耦

VREF引腳應通過一個低ESR的1.0 μF電容和一個0.1 μF的陶瓷低ESR電容并聯接地，以確保參考電壓的穩定性。

SPI端口

SPI端口在轉換器需要全動態性能時不應處于活動狀態，因為SCLK、CSB和SDIO信號通常與ADC時鐘異步，這些信號的噪聲可能會降低轉換器的性能。如果板上的SPI總線用于其他設備，可能需要在該總線和AD9640之間提供緩沖器，以避免這些信號在關鍵采樣期間在轉換器輸入處轉換。

總結與展望

AD9640作為一款高性能的雙路ADC，具有卓越的性能指標、豐富的功能特性和靈活的設計選項。在實際應用中，電子工程師們可以根據具體需求，合理選擇器件的工作模式和參數，通過優化PCB布局和電源設計，充分發揮AD9640的優勢，為通信、智能天線、軟件無線電等領域的系統設計提供高性能的解決方案。隨著技術的不斷發展，相信AD9640將在更多的應用場景中發揮重要作用，為電子行業的發展做出更大的貢獻。

你在使用AD9640的過程中遇到過哪些問題？或者你對它的哪些特性最感興趣？歡迎在評論區留言分享。