AD9268：高性能16位雙路ADC的深度解析

在電子設(shè)計領(lǐng)域，模數(shù)轉(zhuǎn)換器（ADC）扮演著至關(guān)重要的角色，它是連接模擬世界和數(shù)字世界的橋梁。今天，我們要深入探討一款高性能的16位雙路ADC——AD9268，看看它在性能、應(yīng)用以及設(shè)計方面有哪些獨特之處。

文件下載：AD9268.pdf

產(chǎn)品概述

AD9268是一款雙路、16位、采樣率可達(dá)80 MSPS/105 MSPS/125 MSPS的模數(shù)轉(zhuǎn)換器。它專為通信應(yīng)用而設(shè)計，旨在實現(xiàn)高性能、低成本、小尺寸和多功能的完美結(jié)合。其雙ADC核心采用多級、差分流水線架構(gòu)，并集成了輸出誤差校正邏輯，每個ADC都具備寬帶寬、差分采樣保持模擬輸入放大器，支持多種用戶可選的輸入范圍。同時，集成的電壓參考簡化了設(shè)計，而占空比穩(wěn)定器則可補償ADC時鐘占空比的變化，確保轉(zhuǎn)換器保持出色的性能。

性能參數(shù)

直流特性

在直流特性方面，AD9268表現(xiàn)出色。以不同采樣率的型號為例，其分辨率均為16位，保證了高精度的轉(zhuǎn)換。在精度方面，無失碼情況得到保證，偏移誤差和增益誤差控制在一定范圍內(nèi)，如AD9268BCPZ - 125在滿量程下，偏移誤差為±0.4% FSR，增益誤差為±0.4% FSR。此外，差分非線性（DNL）和積分非線性（INL）也在合理范圍內(nèi)，確保了轉(zhuǎn)換的準(zhǔn)確性。

交流特性

交流特性是衡量ADC性能的重要指標(biāo)。AD9268在信號噪聲比（SNR）和無雜散動態(tài)范圍（SFDR）方面表現(xiàn)優(yōu)異。例如，在70 MHz輸入頻率和125 MSPS采樣率下，SNR可達(dá)78.2 dBFS，SFDR可達(dá)88 dBc。同時，有效位數(shù)（ENOB）也能在不同輸入頻率下保持較高水平，為信號處理提供了可靠的保障。

數(shù)字特性

數(shù)字特性方面，AD9268的時鐘輸入支持CMOS/LVDS/LVPECL等多種邏輯電平，內(nèi)部共模偏置為0.9 V，輸入電壓范圍和輸入共模范圍都有明確的規(guī)定，確保了時鐘信號的穩(wěn)定輸入。同步輸入和其他邏輯輸入也都有相應(yīng)的電氣特性要求，以保證系統(tǒng)的正常運行。

開關(guān)特性

開關(guān)特性主要涉及時鐘輸入和數(shù)據(jù)輸出的相關(guān)參數(shù)。時鐘輸入方面，輸入時鐘速率最高可達(dá)625 MHz，轉(zhuǎn)換速率根據(jù)占空比穩(wěn)定器的啟用情況有所不同。數(shù)據(jù)輸出方面，CMOS和LVDS模式下的數(shù)據(jù)傳播延遲、DCO傳播延遲和DCO到數(shù)據(jù)的偏斜都有明確的規(guī)定，確保了數(shù)據(jù)的準(zhǔn)確傳輸。

時序特性

時序特性對于ADC的正常工作至關(guān)重要。AD9268的同步時序要求和SPI時序要求都有嚴(yán)格的規(guī)定，如SYNC到CLK+上升沿的建立時間和保持時間，以及SPI數(shù)據(jù)和時鐘信號之間的建立時間、保持時間等，這些要求確保了系統(tǒng)的時序一致性。

典型性能曲線

文檔中給出了大量的典型性能曲線，展示了AD9268在不同輸入頻率、采樣率和輸入幅度下的SNR和SFDR性能。這些曲線直觀地反映了AD9268在各種工作條件下的性能表現(xiàn)，為工程師在實際應(yīng)用中選擇合適的工作參數(shù)提供了重要參考。

工作原理

ADC架構(gòu)

AD9268的架構(gòu)由雙前端采樣保持電路和流水線式開關(guān)電容ADC組成。量化輸出在數(shù)字校正邏輯中組合成最終的16位結(jié)果。流水線架構(gòu)允許第一級處理新的輸入樣本，其余級處理前一個樣本，采樣發(fā)生在時鐘的上升沿。

模擬輸入考慮

模擬輸入采用差分開關(guān)電容電路，設(shè)計用于在處理差分輸入信號時實現(xiàn)最佳性能。時鐘信號在采樣模式和保持模式之間切換，輸入信號源需要在半個時鐘周期內(nèi)為采樣電容充電并穩(wěn)定。為了減少驅(qū)動源輸出級的峰值瞬態(tài)電流，可以在每個輸入串聯(lián)一個小電阻，并在輸入之間并聯(lián)一個電容，形成低通濾波器。在中頻欠采樣應(yīng)用中，應(yīng)減少并聯(lián)電容，以避免限制輸入帶寬。

電壓參考

AD9268內(nèi)置了穩(wěn)定準(zhǔn)確的電壓參考，輸入范圍可以通過改變施加到AD9268的參考電壓來調(diào)整。參考模式有多種選擇，包括內(nèi)部固定參考、可編程參考和外部參考。不同的參考模式通過SENSE引腳的電壓來選擇，用戶可以根據(jù)實際需求進(jìn)行配置。

時鐘輸入考慮

為了實現(xiàn)最佳性能，AD9268的采樣時鐘輸入CLK+和CLK - 應(yīng)采用差分信號。時鐘輸入可以是CMOS、LVDS、LVPECL或正弦波信號，但時鐘源的抖動是需要關(guān)注的重點。AD9268具有靈活的時鐘輸入結(jié)構(gòu)，提供了多種時鐘輸入選項，如變壓器耦合、巴倫耦合、差分PECL信號耦合和差分LVDS信號耦合等。同時，AD9268還包含輸入時鐘分頻器和占空比穩(wěn)定器，以確保時鐘信號的穩(wěn)定性和準(zhǔn)確性。

應(yīng)用信息

設(shè)計指南

在設(shè)計和布局AD9268時，需要遵循一些特殊的電路連接和布局要求。建議使用兩個獨立的1.8 V電源，一個用于模擬部分（AVDD），另一個用于數(shù)字輸出（DRVDD），并使用多個去耦電容來覆蓋高低頻率。同時，應(yīng)將ADC底部的暴露焊盤連接到模擬地（AGND），以實現(xiàn)最佳的電氣和熱性能。此外，VCM引腳應(yīng)通過0.1 μF電容接地，RBIAS引腳應(yīng)連接一個10 kΩ電阻到地，VREF引腳應(yīng)外部去耦到地。

應(yīng)用場景

AD9268適用于多種通信應(yīng)用，如分集無線電系統(tǒng)、多模式數(shù)字接收器、GSM、EDGE、W - CDMA、LTE、CDMA2000、WiMAX、TD - SCDMA等。此外，它還可用于I/Q解調(diào)系統(tǒng)、智能天線系統(tǒng)、通用軟件無線電和寬帶數(shù)據(jù)應(yīng)用等領(lǐng)域。

總結(jié)

AD9268作為一款高性能的16位雙路ADC，具有出色的性能參數(shù)、靈活的工作模式和廣泛的應(yīng)用場景。在實際設(shè)計中，工程師需要根據(jù)具體的應(yīng)用需求，合理選擇工作參數(shù)，遵循設(shè)計指南，以充分發(fā)揮AD9268的優(yōu)勢。同時，通過對其工作原理的深入理解，可以更好地解決設(shè)計中遇到的問題，提高系統(tǒng)的性能和可靠性。你在使用AD9268的過程中遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。