AD9655：高性能16位ADC的卓越之選

在當今的電子設計領域，高性能模擬 - 數字轉換器（ADC）的需求日益增長。Analog Devices的AD9655便是一款備受關注的產品，它以其出色的性能和靈活的特性，為眾多應用場景提供了理想的解決方案。

文件下載：AD9655.pdf

一、產品概述

AD9655是一款雙路、16位、125 MSPS的ADC，采用了RoHS兼容的32引腳LFCSP封裝，工作溫度范圍為 - 40°C至 + 85°C，還受到美國專利保護。它集成了片上采樣保持電路，旨在實現低成本、低功耗、小尺寸和易用性。該產品的轉換速率最高可達125 MSPS，在對封裝尺寸要求嚴格的應用中，能夠優化動態性能并降低功耗。其僅需一個1.8 V電源和一個LVPECL / CMOS / LVDS兼容的采樣時鐘，就能實現全性能運行，而且在許多應用中無需外部參考或驅動組件。

二、產品特性亮點

2.1 小尺寸封裝

AD9655將兩個ADC集成在一個小巧的封裝中，節省了空間，非常適合對空間要求較高的設計。

2.2 引腳兼容

它與AD9645 14位和AD9635 12位雙路ADC引腳兼容，這為工程師在設計升級或替換時提供了便利，減少了設計的復雜性。

2.3 易于使用

DCO可在高達500 MHz的頻率下運行，并支持雙倍數據速率（DDR）操作。ADC會自動將采樣時鐘乘以適當的LVDS串行數據速率，還提供了用于捕獲輸出數據的數據時鐘輸出（DCO）和用于指示新輸出字節的幀時鐘輸出（FCO）。

2.4 用戶靈活性

SPI控制提供了廣泛的靈活特性，能夠滿足特定系統的需求，方便工程師根據實際應用進行定制化配置。

三、電氣特性

3.1 直流特性

在2 V p - p滿量程差分輸入模式下，內部參考電壓 (V{REF}=1.0 V) ，輸入幅度 (A{IN}=-1.0 dBFS) ，125 MSPS的條件下，AD9655具有16位的分辨率，保證無失碼，偏移誤差、增益誤差等指標都在合理范圍內。同時，內部電壓參考輸出穩定，輸入參考噪聲也較低。在不同的輸入范圍和溫度條件下，各項參數也有相應的表現，例如在2.8 V p - p滿量程差分輸入模式下， (V_{REF}=1.4 V) 時，部分參數會有所變化，但依然保持良好的性能。

3.2 交流特性

信號 - 噪聲比（SNR）、信號 - 噪聲和失真比（SINAD）、無雜散動態范圍（SFDR）等交流參數在不同的輸入頻率下表現出色。例如，在輸入頻率為69.5 MHz時，2 V p - p輸入范圍下典型的SNR為77.5 dBFS，SFDR為88 dBc；2.8 V p - p輸入范圍下典型的SNR為79.3 dBFS，SFDR為84 dBc。這表明AD9655在不同輸入條件下都能提供高質量的信號轉換。

3.3 數字特性

時鐘輸入、邏輯輸入和輸出等數字特性方面，AD9655具有明確的規范。例如，時鐘輸入支持CMOS / LVDS / LVPECL邏輯電平，差分輸入電壓范圍為0.2 - 3.6 V p - p等。數字輸出符合ANSI - 644 LVDS標準，也可通過SPI配置為低功耗、減小信號選項，方便與不同的數字系統進行接口。

3.4 開關和時序特性

開關特性方面，輸入時鐘速率和轉換速率有明確的范圍，輸出參數如傳播延遲、上升時間、下降時間等也有相應的規定。時序特性則對SPI的時序要求進行了詳細說明，確保數據的準確傳輸和處理。

四、應用場景

4.1 通信領域

在多樣性無線電系統、多模式數字接收器（如GSM、EDGE、W - CDMA、LTE、CDMA2000、WiMAX、TD - SCDMA等）、I/Q解調系統和智能天線系統中，AD9655能夠提供高精度的信號轉換，滿足通信系統對信號質量的要求。

4.2 寬帶數據應用

在需要處理寬帶數據的應用中，其高速轉換能力和良好的動態性能可以確保數據的準確采集和處理。

4.3 電池供電設備

由于其低功耗特性，適用于電池供電的儀器，如手持示波器、便攜式醫療成像和超聲設備、雷達/LIDAR等，能夠延長設備的續航時間。

五、設計考慮

5.1 模擬輸入

AD9655的模擬輸入是差分開關電容電路，能夠處理差分輸入信號，支持較寬的共模范圍。在設計時，需要注意輸入共模電壓的設置，推薦設置 (V_{CM}=AVDD / 2) 以獲得最佳性能。同時，可以通過在輸入串聯小電阻、添加電容等方式來優化輸入電路，減少噪聲和干擾。

5.2 電壓參考

內部集成了1.0 V至1.4 V的穩定準確的直流電壓參考，使用時需要將VREF引腳外部旁路到地，使用低ESR的1.0 μF電容和0.1 μF陶瓷電容并聯。為了獲得最大的SNR性能，可將ADC設置為差分配置下的最大跨度，例如將VREF設置為1.4 V可實現2.8 V p - p的最大輸入跨度。

5.3 時鐘輸入

為了獲得最佳性能，建議使用差分信號對CLK +和CLK -引腳進行時鐘輸入。時鐘輸入可以是CMOS、LVDS、LVPECL或正弦波信號，但要注意時鐘源的抖動問題。AD9655內部包含時鐘分頻器，可將輸入時鐘除以1至8的整數，有助于降低時鐘抖動，適用于中頻欠采樣應用。同時，內部的占空比穩定器（DCS）可以提供標稱50%占空比的內部時鐘信號，減少占空比對性能的影響。

5.4 電源和接地

推薦使用兩個獨立的1.8 V電源，一個用于模擬部分（AVDD），一個用于數字輸出（DRVDD）。對于AVDD和DRVDD，使用不同值的旁路電容來覆蓋高低頻，電容應靠近PCB上的電源入口和設備引腳，減少走線長度。使用單個PCB接地平面，通過合理的旁路和PCB分區，可以輕松實現最佳性能。

5.5 SPI接口

SPI接口允許用戶通過結構化的寄存器空間對轉換器進行配置，提供了靈活性和定制性。但在轉換器需要全動態性能的期間，SPI端口不應處于活動狀態，因為SPI信號與ADC時鐘通常不同步，可能會引入噪聲，影響轉換器性能。如果板上SPI總線用于其他設備，可能需要在總線和AD9655之間提供緩沖器，以防止信號在關鍵采樣期間在轉換器輸入處轉換。

六、總結

AD9655以其卓越的性能、靈活的特性和廣泛的應用場景，為電子工程師在設計高性能ADC系統時提供了一個可靠的選擇。在實際設計中，工程師需要根據具體的應用需求，綜合考慮模擬輸入、電壓參考、時鐘輸入、電源接地和SPI接口等方面的因素，以充分發揮AD9655的優勢，實現最佳的設計效果。你在使用AD9655的過程中遇到過哪些挑戰呢？歡迎在評論區分享你的經驗和見解。