AD9272：八通道LNA/VGA/AAF/ADC與交叉點開關的卓越之選

在電子設計領域，一款性能優異的芯片往往能為系統帶來質的飛躍。今天要給大家介紹的是Analog Devices的AD9272，這是一款集八通道低噪聲放大器（LNA）、可變增益放大器（VGA）、抗混疊濾波器（AAF）和模數轉換器（ADC）以及交叉點開關于一體的芯片，在醫療成像、汽車雷達等領域有著廣泛的應用。

文件下載：AD9272.pdf

1. 產品特性亮點

1.1 多通道集成

AD9272集成了8個通道的LNA、VGA、AAF和ADC，每個通道都具備42dB的可變增益范圍，全差分信號路徑，有源輸入前置放大器端接，最大增益可達52dB，ADC轉換速率最高可達80MSPS。這種高度集成的設計，在小尺寸封裝中實現了強大的功能，為系統設計節省了大量的空間。

1.2 低噪聲高性能

LNA的輸入參考噪聲電壓在增益為21.3dB時典型值為0.75nV/√Hz，整個通道在最大增益時的組合輸入參考噪聲電壓為0.85nV/√Hz。在假設15MHz噪聲帶寬和21.3dB LNA增益的情況下，輸入信噪比約為92dB，為系統提供了出色的噪聲性能。

1.3 靈活的增益控制

VGA的衰減范圍為 -42dB至0dB，SPI可編程的PGA增益為21dB/24dB/27dB/30dB，且采用線性dB增益控制，能夠滿足不同應用場景對增益的需求。

1.4 抗混疊濾波

AAF為可編程的二階低通濾波器，截止頻率可在8MHz至18MHz之間調節，還具備可編程的高通濾波器，有效抑制噪聲和干擾，保證信號的質量。

1.5 高速ADC

ADC為12位，采樣速率從10MSPS到80MSPS，信噪比（SNR）為70dB，無雜散動態范圍（SFDR）為75dB，能夠實現高精度的模數轉換。

1.6 交叉點開關

集成了8×8差分交叉點開關，支持連續波（CW）多普勒功能，為系統提供了更多的配置選項。

1.7 低功耗設計

每通道在12位/40MSPS（TGC）時功耗僅為195mW，在CW多普勒模式下每通道為120mW，還具備靈活的掉電模式，有助于延長便攜式設備的電池續航時間。

2. 技術參數詳解

2.1 AC參數

在特定的電源電壓和輸入條件下，對LNA、VGA、AAF等各部分的性能進行了詳細的參數測試。例如，LNA的增益有多種可選值，輸入電壓范圍根據不同的增益設置有所不同，輸入參考噪聲電壓在不同增益下也有明確的數值。這些參數為工程師在設計時提供了準確的參考。

2.2 數字參數

包括時鐘輸入、邏輯輸入輸出等方面的參數。時鐘輸入支持CMOS/LVDS/LVPECL邏輯電平，邏輯輸入輸出的電壓、電阻、電容等參數也都有明確的規定，確保了芯片與其他數字電路的兼容性。

2.3 開關參數

規定了時鐘速率、時鐘脈沖寬度、輸出參數等，如時鐘速率范圍為10MSPS至80MSPS，輸出信號的傳播延遲、上升時間、下降時間等都有相應的要求，保證了芯片在高速工作時的穩定性。

2.4 絕對最大額定值

明確了芯片在電氣和環境方面的最大承受范圍，如電源電壓、工作溫度、存儲溫度等，工程師在使用時必須嚴格遵守這些限制，以避免芯片損壞。

3. 典型性能特性

通過一系列的圖表展示了芯片在不同條件下的性能表現，如增益誤差與GAIN+電壓的關系、增益匹配直方圖、輸出參考噪聲直方圖、SNR/SINAD與GAIN+的關系等。這些圖表直觀地反映了芯片的性能特點，幫助工程師更好地了解芯片的工作特性，優化系統設計。

4. 工作原理剖析

4.1 超聲應用

AD9272主要應用于醫療超聲領域，超聲系統需要對生理信號的衰減進行時間增益控制（TGC）補償，線性dB VGA是最佳解決方案。芯片的低噪聲、有源輸入端接、快速過載恢復、低功耗和差分驅動等特性，滿足了超聲信號鏈的關鍵要求。

4.2 通道概述

每個通道包含TGC信號路徑和CW多普勒信號路徑。LNA提供用戶可調的輸入阻抗端接，CW多普勒路徑包括跨導放大器和交叉點開關，TGC路徑包括差分X - AMP? VGA、抗混疊濾波器和ADC。信號路徑全差分設計，可最大化信號擺幅并減少偶次失真。

4.3 LNA分析

LNA采用專有的超低噪聲設計，通過低阻值反饋電阻和輸出級的電流驅動能力，實現了低輸入參考噪聲電壓。同時，通過有源阻抗匹配技術，可優化不同應用場景下的噪聲性能。

4.4 輸入過載保護

在超聲應用中，輸入過載保護至關重要。芯片的LNA和VGA都具備內置的過載保護功能，能夠在過載事件后快速恢復。外部可采用電壓鉗位等保護方案，進一步增強系統的可靠性。

4.5 CW多普勒操作

AD9272包含實現模擬波束形成所需的前端組件，可將具有相似相位的CW通道進行相干組合，減少延遲線或可調相移器/下混頻器的使用，提高系統的信號處理能力。

4.6 TGC操作

TGC信號路徑全差分設計，增益范圍為42dB，通過GAIN±引腳控制增益。不同的LNA和VGA增益設置會影響系統的靈敏度和動態范圍，工程師需要根據具體需求進行合理選擇。

4.7 ADC工作

采用流水線式ADC架構，采樣發生在時鐘的上升沿。輸出數據經過對齊、糾錯后進行序列化輸出，同時提供數據時鐘（DCO±）和幀時鐘（FCO±），方便數據的采集和處理。

5. 設計注意事項

5.1 時鐘輸入

為了實現最佳性能，AD9272的采樣時鐘輸入（CLK+和CLK - ）應采用差分信號。可通過變壓器或電容進行交流耦合，時鐘源應選擇低抖動的晶體控制振蕩器，如Valpey Fisher VFAC3系列。同時，要注意時鐘的占空比和抖動對系統性能的影響。

5.2 電源和接地

建議使用兩個獨立的1.8V電源，分別為模擬（AVDD）和數字（DRVDD）供電。在電源輸入處應使用多個去耦電容，以覆蓋高低頻噪聲。采用單一的PCB接地平面，并合理劃分模擬、數字和時鐘區域，可提高系統的穩定性。

5.3 數字輸出

AD9272的差分輸出默認符合ANSI - 644 LVDS標準，可通過SPI配置為低功耗、降低信號選項。在布線時，應采用單點到點的網絡拓撲，使用100Ω終端電阻，并確保差分輸出走線長度相等且靠近，以避免時序誤差。

5.4 SPI接口

通過SPI接口，用戶可以對芯片進行靈活的配置。在使用SPI時，要注意時鐘信號（SCLK）、數據輸入輸出（SDIO）和芯片選擇（CSB）的時序關系，確保數據的正確讀寫。

6. 總結

AD9272以其多通道集成、低噪聲、高性能、低功耗等優點，成為醫療成像、汽車雷達等領域的理想選擇。工程師在設計時，需要充分了解芯片的特性和參數，結合具體應用場景，合理進行電路設計和布局，以發揮芯片的最佳性能。你在使用AD9272或類似芯片時遇到過哪些問題呢？歡迎在評論區分享你的經驗和見解。