AD9278：八通道LNA/VGA/AAF/ADC與CW I/Q解調器的技術剖析

在電子設計領域，高性能、低功耗的器件一直是工程師們追求的目標。AD9278作為一款八通道LNA/VGA/AAF/ADC與CW I/Q解調器，專為醫療超聲和汽車雷達應用設計，具有諸多卓越特性。下面我們就來深入了解這款器件。

文件下載：AD9278BBCZ.pdf

產品特性概覽

AD9278具有眾多令人矚目的特性。它集成了八通道的LNA、VGA、AAF、ADC以及I/Q解調器，在功耗方面表現出色。TGC模式下，每通道功耗為88 mW（40 MSPS）；CW模式下，每通道僅32 mW。采用10 mm × 10 mm、144引腳CSP - BGA封裝，體積小巧。其TGC通道折合到輸入端噪聲低至1.3 nV/√Hz（最大增益時），具備靈活的省電模式，能從低功耗待機模式快速恢復（<2 μs），過載恢復時間也極短（<10 ns）。

各模塊特性

• 低噪聲前置放大器（LNA）：折合到輸入端噪聲為1.25 nV/√Hz（增益 = 21.3 dB），可編程增益有15.6 dB、17.9 dB、21.3 dB三種選擇，0.1 dB壓縮點分別為1000 mV p - p、750 mV p - p、450 mV p - p，支持雙模式有源輸入阻抗匹配，帶寬（BW）>50 MHz。
• 可變增益放大器（VGA）：衰減器范圍為 - 45 dB至0 dB，后置放大器增益（PGA）有21 dB、24 dB、27 dB、30 dB可選，具備線性dB增益控制。
• 抗混疊濾波器（AAF）：可編程二階LPF范圍為8 MHz至18 MHz，還具有可編程HPF。
• 模數轉換器（ADC）：信噪比（SNR）可達70 dB（12位，最高50 MSPS），采用串行LVDS輸出（ANSI - 644，低功耗/減少信號）。
• CW模式I/Q解調器：獨立可編程相位旋轉，每通道輸出動態范圍>158 dBc/√Hz，折合到輸出端信噪比為153 dBc/√Hz（1 kHz偏移， - 3 dBFS）。

技術規格詳解

交流規格

交流規格涵蓋了低噪聲放大器、全通道（TGC）特征等多方面參數。例如，LNA的增益有單端輸入至差分輸出和單端輸入至單端輸出兩種情況，不同增益設置下的輸入壓縮點、輸入共模、輸出共模等參數都有明確規定。全通道的AAF低通截止頻率可編程，范圍在8 - 18 MHz，帶寬容差為±10%，群延時變化在特定條件下為±0.3 ns。

數字規格

數字規格主要涉及時鐘輸入、CW 4LO輸入、邏輯輸入和輸出等方面。時鐘輸入（CLK +, CLK -）邏輯兼容CMOS/LVDS/LVPECL，差分輸入電壓、輸入共模電壓、輸入電阻和電容等都有相應的參數要求。

開關規格

開關規格包括時鐘速率、時鐘脈寬、輸出參數等。時鐘速率有25 MSPS（模式II）、40 MSPS（模式I）、50 MSPS（模式III）三種可選，時鐘脈寬高電平和低電平均為6.25 ns。輸出參數如傳播延遲、上升時間、下降時間等也有明確規定。

典型工作特性

TGC模式

在TGC模式下，通過一系列圖表展示了折合到輸出端的噪聲柱狀圖、折合到輸入端的噪聲與頻率的關系、信噪比與GAIN +的關系等。這些特性對于理解器件在不同增益設置下的性能表現至關重要。例如，隨著GAIN +的變化，信噪比和噪聲性能會發生相應改變，工程師可以根據實際需求選擇合適的增益設置。

CW多普勒模式

CW多普勒模式下，展示了正交（I/Q）相位誤差與基帶頻率的關系、噪聲系數與基帶頻率的關系等。這些特性對于醫療超聲領域的相控陣波束形成應用非常關鍵，能夠幫助工程師優化系統性能。

通道概述與運行原理

通道概述

每個通道包含TGC信號路徑和CW多普勒信號路徑。LNA為兩個信號路徑提供四個用戶可調的輸入阻抗端接選項，CW多普勒路徑配置I/Q解調器，具有可編程相位旋轉功能，TGC路徑包括差分X - AMP? VGA、抗混疊濾波器和ADC。

TGC運行

TGC信號路徑為全差動路徑，能實現最大信號擺幅并減少偶數階失真。通過公式計算所需最高和最低增益，系統增益分配明確，包括LNA、衰減器、VGA放大器、濾波器和ADC的增益。增益控制接口的斜度為28 dB/V，增益控制范圍為 - 0.8 V至 + 0.8 V，通過GAIN +和GAIN -引腳控制增益。

CW多普勒運行

AD9278每個通道的I/Q解調器具有單獨的可編程移相器，通過SPI端口可選擇16延遲狀態/360°（或22.5°/步進）。內部0°和90°的LO數字相位由4分頻邏輯電路產生，正交LO信號占空比為50%。在波束形成應用中，通過RESET引腳同步LO分頻電路，確保通道間相位匹配。

串行端口接口（SPI）

硬件接口

SPI由SCLK（串行時鐘）、SDIO（串行數據輸入/輸出）和CSB（片選信號）三個引腳組成。SCLK用于同步讀寫操作，SDIO為雙功能引腳，CSB為低電平有效控制引腳。

存儲器映射

存儲器映射大致分為芯片配置寄存器映射、器件索引和傳送寄存器映射以及程序寄存器映射三個部分。通過向相應寄存器寫入數據，可以配置器件的各種功能，如占空比穩定器的開關、測試模式的選擇等。

設計建議與注意事項

電源和接地

連接電源時，建議使用兩個獨立的1.8 V電源，分別用于模擬（AVDD）和數字（DRVDD）。如果只有一個1.8 V電源，需進行適當隔離。同時，要針對所有電源使用多個去耦電容，放置在接近PCB入口點和器件的位置，并縮短走線長度。AD9278僅需要一個PCB接地層，對模擬、數字和時鐘部分進行適當去耦和分隔。

時鐘輸入

為充分發揮芯片性能，應使用差分信號作為采樣時鐘輸入端（CLK +和CLK -）的時鐘信號，可通過變壓器或電容器交流耦合。時鐘輸入占空比范圍廣，內置占空比穩定器（DCS）可提供標稱占空比為50%的內部時鐘信號。高速、高分辨率ADC對時鐘輸入信號質量敏感，應選擇低抖動、晶控振蕩器作為時鐘源。

數字輸出

默認設置下，AD9278差分輸出符合ANSI - 644 LVDS標準，可通過SPI接口更改為低功耗、減少信號選項。LVDS輸出便于與具有LVDS能力的定制ASIC和FPGA連接，推薦使用單一點到點網絡拓撲結構，并將100 Ω端接電阻靠近接收器放置。

AD9278以其豐富的功能和卓越的性能，為醫療超聲和汽車雷達等應用提供了強大的支持。工程師在設計過程中，需要深入理解其技術規格和工作原理，合理利用各項特性，以實現系統的優化設計。大家在實際應用中是否遇到過類似器件的使用問題呢？歡迎在評論區分享交流。