AD9262：高性能雙路連續時間Sigma - Delta ADC的深度剖析

引言

在當今的電子系統設計中，模擬 - 數字轉換器（ADC）扮演著至關重要的角色，尤其是在需要高精度和高動態范圍的應用場景中。Analog Devices的AD9262就是一款極具代表性的雙路16位ADC，它采用連續時間Sigma - Delta（Σ - Δ）架構，為眾多領域的應用提供了卓越的性能。本文將深入探討AD9262的特性、工作原理、應用場景以及設計要點，希望能為電子工程師們在實際設計中提供有價值的參考。

文件下載：AD9262.pdf

產品概述

關鍵特性

AD9262具有一系列令人矚目的特性，使其在同類產品中脫穎而出。它的信噪比（SNR）可達83 dB（85 dBFS）至10 MHz輸入，無雜散動態范圍（SFDR）為 - 87 dBc至10 MHz輸入，噪聲系數為15 dB，輸入阻抗為1 kΩ，功耗僅600 mW。該ADC支持1.8 V模擬電源和1.8 V至3.3 V輸出電源，可選帶寬為2.5 MHz/5 MHz/10 MHz（實數）和5 MHz/10 MHz/20 MHz（復數），輸出數據速率范圍為30 MSPS至160 MSPS。此外，它還集成了直流和正交校正、抽取濾波器、采樣率轉換器、片上PLL時鐘乘法器和片上電壓參考，輸出數據格式支持偏移二進制、格雷碼或二進制補碼，并且配備了串行控制接口（SPI）。

應用領域

AD9262的應用領域十分廣泛，涵蓋了基帶正交接收器（如CDMA2000、W - CDMA、多載波GSM/EDGE、802.16x和LTE）、正交采樣儀器、醫療設備以及雷達（RADAR）等領域。其高性能和靈活性使得它能夠滿足不同應用場景的需求。

工作原理

連續時間Σ - Δ調制器

AD9262采用連續時間Σ - Δ調制器將模擬輸入轉換為數字字。調制器由一個連續時間環路濾波器和一個量化器組成，量化器以640 MSPS的采樣率進行采樣，產生32倍的過采樣率（OSR），適用于10 MHz的輸入帶寬。量化器輸出的九電平數字字經過反饋環路處理，其量化噪聲通過噪聲整形技術被推到帶外，從而使感興趣頻帶內的量化噪聲最小化。

數字處理模塊

調制器輸出的數字信號經過數字抽取濾波器處理，去除帶外量化噪聲并降低數據速率。如果啟用內部PLL，采樣率轉換器將根據輸入時鐘頻率生成輸出樣本；如果禁用PLL，采樣率轉換器可以編程為輸出頻率是調制器時鐘的分頻比。采樣率轉換器還能衰減帶外鏡像信號。

設計要點

模擬輸入考慮

連續時間調制器使得AD9262無需輸入抗混疊濾波器。其模擬輸入沒有內部直流偏置，在交流耦合應用中，用戶需要外部提供偏置，建議設置 (V_{CM}=AVDD) 以獲得最佳性能。此外，AD9262可以配置為差分輸入，如使用ADA4937 - 2差分驅動器，或者采用差分變壓器耦合輸入。內部集成了穩定準確的0.5 V電壓參考，需要使用10 μF電容進行去耦以最小化噪聲帶寬。

時鐘輸入考慮

AD9262提供兩種時鐘源模式。一種是使用片上時鐘乘法器，接受較低頻率的參考時鐘，通過片上PLL將其倍頻為較高頻率，為ADC提供所需的內部時鐘；另一種是直接提供高速時鐘。無論采用哪種模式，時鐘源都需要具有低抖動，以確保ADC的噪聲性能。輸入時鐘的抖動應不大于1 ps rms。

電源和低功耗模式

AD9262可以通過配置為通道掉電、待機或睡眠模式來進一步降低功耗。不同的低功耗模式會關閉芯片的不同內部模塊，喚醒時間取決于關閉的電路數量。例如，待機模式下，所有與時鐘相關的活動和輸出通道被禁用，只有參考和CMOS輸出保持供電；睡眠模式下，所有內部電路都被關閉，設備進入最低功耗狀態。

數字輸出和接口

AD9262提供多種數字輸出格式，包括偏移二進制、二進制補碼或格雷碼，可通過寄存器進行配置。此外，它還支持通道A和通道B數據的交錯輸出，方便系統集成。輸出時鐘信號（DCO）用于數據鎖存，確保數據的正確采集。

性能分析

從典型性能曲線可以看出，AD9262在不同帶寬和輸入頻率下都表現出了良好的信噪比和無雜散動態范圍。例如，在2.5 MHz帶寬、40 MSPS數據速率、600 kHz輸入頻率下，SNR可達87.9 dB，SFDR可達88.2 dBc。隨著輸入頻率的增加，性能會有所下降，但在整個輸入帶寬內仍能保持較高的性能水平。

總結

AD9262作為一款高性能的雙路連續時間Sigma - Delta ADC，憑借其卓越的特性、靈活的配置和廣泛的應用領域，為電子工程師們提供了一個強大的工具。在實際設計中，工程師們需要根據具體的應用需求，合理考慮模擬輸入、時鐘輸入、電源管理和數字輸出等方面的設計要點，以充分發揮AD9262的性能優勢。你在使用AD9262的過程中遇到過哪些挑戰呢？歡迎在評論區分享你的經驗和見解。