探索AD7724雙CMOS調(diào)制器：特性、應(yīng)用與設(shè)計(jì)要點(diǎn)

引言

在當(dāng)今的電子工程領(lǐng)域，高精度數(shù)據(jù)采集與處理是眾多應(yīng)用的核心需求。AD7724作為一款雙CMOS調(diào)制器，憑借其出色的性能和豐富的特性，在工業(yè)控制、儀器儀表、醫(yī)療設(shè)備等眾多領(lǐng)域得到了廣泛應(yīng)用。本文將深入探討AD7724的特性、工作原理、應(yīng)用電路以及設(shè)計(jì)時(shí)的注意事項(xiàng)，希望能為電子工程師在實(shí)際設(shè)計(jì)中提供有價(jià)值的參考。

文件下載：AD7724ASTZ.pdf

一、AD7724特性概覽

（一）電氣特性優(yōu)異

AD7724具有13 MHz的主時(shí)鐘頻率，能實(shí)現(xiàn)快速的數(shù)據(jù)處理。其輸入范圍靈活，可選擇0 V至 +2.5 V或±1.25 V，能適應(yīng)不同的應(yīng)用場(chǎng)景。同時(shí)，它提供單比特輸出流，動(dòng)態(tài)范圍可達(dá)90 dB，確保了數(shù)據(jù)的高精度和穩(wěn)定性。

（二）電源與邏輯兼容性良好

電源方面，AVDD和DVDD為5 V ± 5%，DVDD1為3 V ± 5%，邏輯輸出兼容3 V/5 V，方便與不同電平的系統(tǒng)進(jìn)行接口。此外，芯片內(nèi)部集成了2.5 V電壓基準(zhǔn)，為系統(tǒng)設(shè)計(jì)帶來(lái)了便利。

二、AD7724工作原理

（一）調(diào)制過(guò)程

AD7724由兩個(gè)七階sigma - delta調(diào)制器組成。每個(gè)調(diào)制器將模擬輸入信號(hào)轉(zhuǎn)換為高速1位數(shù)據(jù)流。模擬輸入由模擬調(diào)制器連續(xù)采樣，無(wú)需外部采樣保持電路。輸入信息以“1”的密度形式包含在輸出流中，可通過(guò)合適的數(shù)字濾波器進(jìn)行數(shù)字重建。

（二）噪聲處理

由于采用了高過(guò)采樣率，量化噪聲從0擴(kuò)展到(f_{MCLK} / 2)，有效降低了感興趣頻帶內(nèi)的噪聲能量。為進(jìn)一步減少量化噪聲，采用高階調(diào)制器對(duì)噪聲頻譜進(jìn)行整形，將大部分噪聲能量移出感興趣頻帶。

三、應(yīng)用電路設(shè)計(jì)

（一）ADC差分輸入電路

為了實(shí)現(xiàn)共模噪聲抑制，AD7724采用差分輸入。在單極模式下，全量程輸入范圍（VIN(+) – VIN(–)）為0 V至 (V{REF}) ；在雙極模式下，全量程模擬輸入范圍為(pm V{REF} / 2) 。 在設(shè)計(jì)時(shí)，要注意驅(qū)動(dòng)模擬輸入的放大器的選擇，以確保低噪聲和良好的線性度。為了減少放大器的非線性響應(yīng)和失真，可以在放大器和AD7724輸入之間連接一個(gè)低通RC濾波器，同時(shí)在每個(gè)輸入處添加外部電容，以提供采樣過(guò)程中產(chǎn)生的電流尖峰。

（二）參考電路設(shè)計(jì)

AD7724的參考電路包括一個(gè)片上2.5 V帶隙基準(zhǔn)和一個(gè)參考緩沖電路。使用內(nèi)部參考時(shí)，需要在REF1和AGND之間連接110 nF電容。也可以使用外部參考，當(dāng)使用外部參考以獲得最低系統(tǒng)增益誤差時(shí)，應(yīng)將REF1接地，并將外部參考連接到REF2。同時(shí)，必須將110 nF電容直接從REF2連接到AGND，以提供REF2引腳處動(dòng)態(tài)負(fù)載所需的電荷。

（三）時(shí)鐘電路設(shè)計(jì)

AD7724可以使用晶體或外部時(shí)鐘信號(hào)生成主時(shí)鐘。使用晶體時(shí)，需參考晶體制造商的建議選擇負(fù)載電容；使用外部時(shí)鐘時(shí)，時(shí)鐘必須無(wú)振鈴，且上升時(shí)間至少為5 ns。為了減少噪聲，還可以使用正弦波作為時(shí)鐘信號(hào)，這樣可以避免方波時(shí)鐘源引入的噪聲。

四、校準(zhǔn)與控制

（一）偏移和增益校準(zhǔn)

可以通過(guò)配置MZERO和GC引腳來(lái)測(cè)量AD7724的偏移和增益誤差。在進(jìn)行校準(zhǔn)之前，需要重置芯片，使調(diào)制器處于已知狀態(tài)。校準(zhǔn)結(jié)果僅適用于校準(zhǔn)周期中所選的模擬輸入模式（單極/雙極），如果更改輸入模式，需要重新進(jìn)行校準(zhǔn)。

（二）待機(jī)與復(fù)位

將STBY引腳置高，可使芯片進(jìn)入低功耗待機(jī)模式，此時(shí)調(diào)制器的時(shí)鐘關(guān)閉，所有模擬電路的偏置被移除。RESET引腳用于將調(diào)制器重置到已知狀態(tài)，當(dāng)RESET置高時(shí)，調(diào)制器的積分電容短路，DVAL引腳變低，并在RESET釋放后保持低電平20個(gè)MCLK周期。

五、PCB設(shè)計(jì)要點(diǎn)

（一）布局與接地

AD7724的模擬和數(shù)字電源獨(dú)立，引腳分開(kāi)，以減少模擬和數(shù)字部分之間的耦合。在PCB設(shè)計(jì)時(shí)，應(yīng)將模擬和數(shù)字部分分開(kāi)，并使用獨(dú)立的接地平面，且數(shù)字和模擬接地平面應(yīng)僅在一點(diǎn)連接。

（二）走線與屏蔽

應(yīng)避免在芯片下方鋪設(shè)數(shù)字線路，以防止噪聲耦合到芯片上。模擬接地平面應(yīng)覆蓋在AD7724下方，以減少噪聲干擾。同時(shí)，電源供應(yīng)線應(yīng)使用盡可能寬的走線，以提供低阻抗路徑，減少電源線上的毛刺影響。快速切換信號(hào)（如時(shí)鐘）應(yīng)使用數(shù)字接地進(jìn)行屏蔽，避免向電路板的其他部分輻射噪聲。

六、總結(jié)與展望

AD7724作為一款功能強(qiáng)大的雙CMOS調(diào)制器，為電子工程師提供了高精度、高性能的數(shù)據(jù)采集解決方案。在實(shí)際設(shè)計(jì)中，需要充分考慮其電氣特性、工作原理、應(yīng)用電路以及PCB設(shè)計(jì)要點(diǎn)，以確保系統(tǒng)的穩(wěn)定性和可靠性。隨著電子技術(shù)的不斷發(fā)展，相信AD7724在更多領(lǐng)域?qū)l(fā)揮重要作用。你在使用AD7724或類(lèi)似器件的過(guò)程中，遇到過(guò)哪些挑戰(zhàn)呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見(jiàn)解。