WM1824B：高性能24位192kHz立體聲DAC的設計指南

在電子音頻設備的設計中，數模轉換器（DAC）的性能對音頻質量起著關鍵作用。今天我們要深入探討的是Wolfson Microelectronics推出的WM1824B 24位192kHz立體聲DAC，它能為我們帶來怎樣的音頻體驗和設計便利呢？

文件下載：WM1824BGEDT.pdf

一、產品概述

WM1824B是一款集成電荷泵的立體聲DAC，僅需單一3.3V電源軌就能提供2Vrms的線路驅動輸出。其獨特的接地參考輸出設計，搭配直流伺服功能，不僅省去了線路驅動耦合電容，還能有效消除開機時的爆音和咔嗒聲。該器件通過硬件控制接口進行控制和配置，支持8kHz至192kHz的所有常見音頻采樣率，音頻接口工作在從模式，并且擁有3.3V耐受的數字接口，方便連接邏輯電平高達3.3V的設備。它采用16引腳TSSOP封裝，工作溫度范圍為 -40°C至85°C。

二、產品特性亮點

（一）卓越的音頻性能

• 高信噪比（SNR）：‘A加權’SNR高達106dB，能有效降低背景噪聲，讓音頻更加純凈。
• 低總諧波失真（THD）：在 -1dBFS時，THD低至 -87dB，確保音頻信號的高保真度。
• 高靜音衰減：靜音衰減達到120dB，在需要靜音時能提供出色的效果。

  （二）寬采樣率支持

  支持8kHz至192kHz的所有常見采樣率，滿足不同音頻應用的需求。

  （三）簡潔的控制方式

  采用硬件控制模式，方便工程師進行電路設計和調試。

  （四）低直流偏移

  線路輸出的直流偏移小于1mV，保證音頻信號的準確性。

  （五）爆音/咔嗒聲抑制

  具備上電/下電序列器，有效抑制爆音和咔嗒聲，提升用戶體驗。

  （六）單電源供電

  AVDD、LINEVDD和DBVDD可在 +3.3V ±10%的范圍內工作，實現單電源供電，簡化電路設計。

三、引腳配置與說明

四、電氣特性與性能指標

（一）模擬輸出電平

在0dBFS時，輸出電平典型值為2.1×AVDD/3.3（Vrms），負載阻抗要求不小于1kΩ，無外部RC濾波器時負載電容不超過300pF，使用推薦濾波器時負載電容可達1μF。

（二）DAC性能指標

• 信噪比（SNR）：在RL = 10kΩ時，‘A加權’典型值為106dB，未加權典型值為104dB。
• 動態范圍（DNR）：在RL = 10kΩ時，‘A加權’典型值為104dB。
• 總諧波失真（THD）： -1dBFS時為 -87dB，0dBFS時為 -84dB。
• 電源抑制比（PSRR）：100Hz、1kHz時為54dB，20kHz時為50dB。
• 聲道分離度：1kHz時為100dB，20Hz至20kHz時為95dB。
• 系統絕對相位：為0度。
• 聲道電平匹配：小于0.1dB。
• 靜音衰減：為 -120dB。
• 直流偏移：LINEVOUTL和LINEVOUTR的直流偏移小于1mV。

  （三）數字邏輯電平

  輸入高電平（VIH）為0.7×DBVDD，輸入低電平（VIL）為0.3×DBVDD，輸入電容為10pF，輸入泄漏電流在 -0.9μA至0.9μA之間。

五、信號時序要求

（一）系統時鐘時序

主時鐘周期（tMCLKY）為27 - 500ns，高電平時間（tMCLKH）和低電平時間（tMCLKL）均不小于11ns，占空比在40:60至60:40之間。

（二）音頻接口時序

BCLK周期（tBCY）不小于27ns，高電平脈沖寬度（tBCH）和低電平脈沖寬度（tBCL）均不小于11ns。LRCLK相對于BCLK上升沿的建立時間（tLRSU）為7ns，保持時間（tLRH）為5ns。DACDAT相對于LRCLK上升沿的保持時間（tDH）為5ns，相對于BCLK上升沿的建立時間（tDS）為7ns。同時，BCLK周期應不小于MCLK周期，為獲得最佳SNR性能，BCLK轉換應圍繞MCLK上升沿居中。

六、電源管理與復位

（一）功耗測量

在不同采樣率和工作模式下，功耗有所不同。例如，在48kHz采樣率下，待機模式（MUTE = 0）總功耗為2.32mA，播放模式（MUTE = 1）總功耗為10.72mA。

（二）上電復位電路

WM1824B內置上電復位（POR）電路，由AVDD供電，輸入為VMID和LINEVDD。當VMID或LINEVDD低于最低閾值時，POR被拉低，芯片處于復位狀態；當VMID和AVDD上升到一定值后，POR釋放為高電平，可訪問控制接口和音頻接口。

七、數字音頻接口與數據處理

（一）接口格式

支持I2S音頻數據格式，MSB優先。在I2S模式下，MSB在LRCLK轉換后的第二個BCLK上升沿出現，其余位按順序傳輸。

（二）采樣率支持

支持MCLK與LRCLK的比率為128fs至1152fs，采樣率范圍為8kHz至192kHz。在采樣率變化時，若MCLK與LRCLK的比率在1026個LRCLK周期內變化多次，建議在采樣率變化前將設備置于待機或關閉狀態，直到變化完成。

八、應用與設計建議

（一）應用領域

適用于需要2Vrms輸出的消費類數字音頻應用，如游戲機、機頂盒、A/V接收器、DVD播放器和數字電視等。

（二）推薦外部組件

設計時建議使用單一公共接地平面，若無法實現，需優化分割接地配置以提高音頻性能。電荷泵反激電容C5應盡量靠近WM1824B放置，然后依次是電荷泵去耦電容C1、LINEVDD和VMID去耦電容。同時，應選擇低等效串聯電阻（ESR）的電容以獲得最佳性能。

（三）模擬低通濾波器

若設備驅動寬帶放大器，建議使用外部單極點RC濾波器。推薦的濾波器在105.26kHz處有 -3dB截止頻率，在20kHz處有0.15dB的衰減。

綜上所述，WM1824B以其高性能、簡潔的設計和廣泛的應用適應性，為電子工程師在音頻設備設計中提供了一個優秀的選擇。大家在實際應用中是否也遇到過類似DAC的設計挑戰呢？歡迎在評論區分享經驗。