AD4880：高性能20位SAR ADC的深度解析

在電子設(shè)計領(lǐng)域，高性能的模數(shù)轉(zhuǎn)換器（ADC）一直是實現(xiàn)精確數(shù)據(jù)采集的關(guān)鍵組件。AD4880作為一款雙通道、20位、40 MSPS的逐次逼近寄存器（SAR）ADC，憑借其卓越的性能和豐富的特性，在眾多應(yīng)用場景中展現(xiàn)出強大的競爭力。本文將深入剖析AD4880的技術(shù)細(xì)節(jié)，為電子工程師們提供全面的參考。

文件下載：AD4880.pdf

產(chǎn)品概述

AD4880是一款高度集成的系統(tǒng)級封裝（SiP）芯片，內(nèi)部包含兩個ADC和兩個全差分放大器（FDA），以及增益設(shè)置電阻和關(guān)鍵去耦電容。這種集成化設(shè)計不僅減小了整體解決方案的面積，還降低了因組件選擇、布局和布線帶來的潛在性能誤差，大大減少了工程師首次設(shè)計成功所需的工作量。

其先進的ADC與低噪聲FDA相結(jié)合，能夠?qū)崿F(xiàn)高達92.6 dB的典型信噪比（SNR），轉(zhuǎn)換輸出延遲僅為46.25 ns，并且在高達 [TBD] MHz的信號頻率下仍能保持高信號保真度。這種出色的性能、吞吐量和帶寬，使AD4880非常適合各種高速數(shù)據(jù)采集應(yīng)用。同時，其低功耗特性也使其成為對通道密度和熱管理要求較高的應(yīng)用的理想選擇。

關(guān)鍵特性

模擬輸入特性

每個AD4880通道的輸入都集成了全差分放大器級。通過不同的輸入引腳短路配置，可以實現(xiàn)多種增益選擇，如1.03、1.25、1.53等。反饋電阻固定為750 Ω，通過改變一組三個電阻的連接方式，可以改變有效串聯(lián)輸入電阻的值，從而調(diào)整增益。不過，超過5.77的增益配置會導(dǎo)致FDA級的噪聲貢獻超過ADC本身，因此一般不推薦使用。

參考緩沖和共模輸出

AD4880需要一個3.0 V的外部參考電壓來驅(qū)動REFIN引腳。REFIN引腳集成了一個總?cè)萘繛?8.8 μF ± 20%的電容陣列，作為兩個SAR ADC共享的主要電荷存儲庫。每個通道內(nèi)部會生成一個等于VREFIN一半的共模參考電壓，并通過CMOChX輸出，用于設(shè)置各自模擬前端的共模輸出電壓。

電源供應(yīng)

AD4880的電源需求分布在多個供應(yīng)域，包括AFE電源軌（±VS）、3.3 V ADC模擬電路域（VDD33）、1.1 V數(shù)字接口域（IOVDDChA、IOVDDChB）以及可選的內(nèi)部電壓調(diào)節(jié)器輸入軌（VDDLDO）。內(nèi)部集成了四個LDO調(diào)節(jié)器，可用于為VDD11ChA、VDD11ChB、IOVDDChA和IOVDDChB供電。同時，所有供應(yīng)域都內(nèi)部集成了多層、高介電常數(shù)的陶瓷電容進行去耦，減少了外部去耦電容的需求。

數(shù)字特性

AD4880具備豐富的數(shù)字特性，包括事件檢測、結(jié)果FIFO、數(shù)字濾波和系統(tǒng)誤差校正系數(shù)等。這些特性可以獨立配置，為用戶提供了極大的靈活性。

• 事件檢測：可以檢測ADC輸入是否超過用戶配置的閾值，并將檢測結(jié)果標(biāo)記在配置寄存器中，輸出到GPIO，或用于觸發(fā)結(jié)果FIFO。
• 結(jié)果FIFO：每個通道都有一個獨立的單端口數(shù)據(jù)FIFO，可存儲多達16,384個轉(zhuǎn)換結(jié)果，支持異步數(shù)據(jù)捕獲和訪問，減輕了數(shù)字主機控制器的負(fù)擔(dān)。
• 數(shù)字濾波：提供三種不同的數(shù)字濾波器配置，具有廣泛的抽取率，可實現(xiàn)過采樣和信號帶寬的精確控制。
• 系統(tǒng)誤差校正系數(shù)：允許用戶校正應(yīng)用中可能存在的信號鏈誤差，提高測量精度。

接口配置

數(shù)字接口

AD4880的每個通道都有獨立的數(shù)字接口，包括一個4線SPI用于設(shè)備配置、四個通用輸入輸出（GPIO）引腳、一個可選擇輸出格式（LVDS或SPI數(shù)據(jù)接口）的轉(zhuǎn)換數(shù)據(jù)訪問接口，以及一個可配置為LVDS或CMOS電平信號的轉(zhuǎn)換啟動輸入。

• SPI配置接口：用于與系統(tǒng)主機進行串行通信，實現(xiàn)對通道配置寄存器的讀寫操作。支持多種配置選項，如軟件復(fù)位、地址升序選擇、短指令模式等。
• LVDS數(shù)據(jù)接口：默認(rèn)的主要數(shù)據(jù)接口，支持單通道或雙通道配置，數(shù)據(jù)傳輸采用DDR方案，每個通道的吞吐量可達800 Mbps。支持回聲時鐘模式和自時鐘模式，可根據(jù)應(yīng)用需求進行靈活配置。
• SPI數(shù)據(jù)接口：適用于對接口帶寬要求不高的應(yīng)用，可將通道數(shù)據(jù)輸出到一個或四個CMOS數(shù)據(jù)通道，串行時鐘速率最高可達50 MHz。

配置寄存器

每個通道都有獨立的配置內(nèi)存，通過相應(yīng)的SPI配置接口進行訪問。寄存器空間按功能劃分為多個區(qū)域，方便用戶進行設(shè)備配置。常見的配置寄存器包括接口配置寄存器、設(shè)備狀態(tài)寄存器、FIFO配置寄存器等，用戶可以根據(jù)需求對這些寄存器進行讀寫操作，以實現(xiàn)對AD4880的各種功能配置。

應(yīng)用建議

參考電路設(shè)計

AD4880需要一個低噪聲、高精度、穩(wěn)定性好且溫度漂移低的3 V外部參考電壓。推薦使用LTC6655、LT6657或ADR4530等參考芯片，其中LTC6655性能最佳。由于AD4880內(nèi)部集成了參考電容，因此無需外部參考電容。在布局時，外部參考芯片應(yīng)盡可能靠近AD4880及其REFIN引腳，以減少連接線路的串聯(lián)阻抗。

數(shù)據(jù)接口時鐘解決方案

在設(shè)計LVDS數(shù)據(jù)接口時，用戶需要確保時鐘解決方案符合AD4880的時序規(guī)范。推薦使用低相位噪聲和抖動的振蕩器，如25 MHz振蕩器，并結(jié)合ADF4350寬帶合成器和AD9508時鐘扇出緩沖器，以生成所需的時鐘信號。對于SPI數(shù)據(jù)接口，同樣需要注意CNV源的抖動，以確保達到所需的性能。

電源解決方案

為了確保AD4880的低噪聲和高性能，電源解決方案至關(guān)重要。可以選擇LT3045或ADP150等LDO調(diào)節(jié)器來生成正電源軌，使用ADP7182生成負(fù)電源軌。對于高效率的降壓開關(guān)調(diào)節(jié)器，如LT8604C，需要注意其開關(guān)頻率可能會影響應(yīng)用信號帶寬，因此需要進行適當(dāng)?shù)脑O(shè)計和考慮。

布局指南

雖然AD4880內(nèi)部集成了所有關(guān)鍵的旁路電容，但在系統(tǒng)設(shè)備布局時，仍需要注意模擬和數(shù)字信號的分區(qū)，避免不必要的耦合效應(yīng)。建議將所有模擬信號從左側(cè)引入，將動態(tài)數(shù)字信號放在右側(cè)。同時，要確保AD4880下方有一個堅實的接地平面，并將所有模擬接地（GND）、參考接地（REFGND）和數(shù)字接地（IOGND）引腳連接到這個共享平面。

總結(jié)

AD4880作為一款高性能的20位SAR ADC，具有集成度高、性能卓越、數(shù)字特性豐富等優(yōu)點。通過合理的電路設(shè)計、接口配置和布局規(guī)劃，工程師們可以充分發(fā)揮AD4880的優(yōu)勢，滿足各種高速數(shù)據(jù)采集應(yīng)用的需求。在實際應(yīng)用中，工程師們還需要根據(jù)具體的應(yīng)用場景和要求，對AD4880進行細(xì)致的配置和優(yōu)化，以實現(xiàn)最佳的性能表現(xiàn)。你在使用AD4880的過程中遇到過哪些挑戰(zhàn)呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。