AD4130 - 4：低功耗高精度 ADC 的卓越之選

在電子設(shè)計(jì)領(lǐng)域，對于低功耗、高精度的 ADC 需求日益增長。AD4130 - 4 作為一款具有出色性能的 24 位 Sigma - Delta ADC，為電池供電的低帶寬應(yīng)用提供了理想的解決方案。下面，我們將深入探討這款 ADC 的特點(diǎn)、性能、工作原理以及應(yīng)用相關(guān)的內(nèi)容。

文件下載：AD4130-4.pdf

一、AD4130 - 4 的特性亮點(diǎn)

1. 超低功耗

AD4130 - 4 在不同工作模式下展現(xiàn)出了超低的電流消耗。在連續(xù)轉(zhuǎn)換模式（增益 = 128）下，典型電流僅為 32 μA；在占空比模式（比率 = 1/16）下，電流可低至 5 μA；待機(jī)模式為 0.5 μA，掉電模式更是低至 0.1 μA。這種超低功耗特性使得它在電池供電的設(shè)備中具有顯著優(yōu)勢，能夠大大延長設(shè)備的續(xù)航時間。

2. 豐富的內(nèi)置功能

• 智能序列器和每通道配置：允許用戶對多達(dá) 16 個通道進(jìn)行預(yù)配置，自動轉(zhuǎn)換所有啟用的通道，有效減輕主機(jī)處理器的負(fù)載。
• 深度嵌入式 FIFO：深度達(dá) 256 個樣本，可減少主機(jī)處理器的干預(yù)，使系統(tǒng)能夠自主采集數(shù)據(jù)。
• 自主 FIFO 中斷功能：用戶可以根據(jù)預(yù)設(shè)值或可編程閾值觸發(fā)中斷信號，增強(qiáng)了系統(tǒng)的可靠性和響應(yīng)能力。
• 單電源低至 1.71 V：這一特性能夠有效延長電池的使用壽命，適應(yīng)更多低電壓供電的應(yīng)用場景。

3. 出色的性能指標(biāo)

• 低噪聲：在 1.17 SPS（增益 = 128）時，RMS 噪聲低至 25 nV rms，高達(dá) 22 位無噪聲位（增益 = 1），保證了高精度的測量。
• 寬輸出數(shù)據(jù)速率范圍：從 1.17 SPS 到 2.4 kSPS，滿足不同應(yīng)用對數(shù)據(jù)速率的需求。
• 良好的電源抑制比：在不同增益和溫度條件下，對電源噪聲有較好的抑制能力。

4. 靈活的傳感器接口

• 可編程增益放大器（PGA）：增益范圍從 1 到 128，可直接連接低輸出幅度的傳感器，如電阻橋、熱電偶和電阻溫度檢測器（RTD）。
• 匹配的可編程激勵電流：為 RTD 提供穩(wěn)定的激勵，確保測量的準(zhǔn)確性。
• 片上偏置電壓發(fā)生器：為熱電偶應(yīng)用提供必要的偏置電壓。
• 低側(cè)電源開關(guān)：可用于在轉(zhuǎn)換之間對橋接傳感器進(jìn)行斷電操作，進(jìn)一步降低功耗。

二、性能參數(shù)剖析

1. ADC 和 AFE 規(guī)格

AD4130 - 4 的輸出數(shù)據(jù)速率范圍為 1.17 SPS 到 2400 SPS，不同增益和輸出數(shù)據(jù)速率下的靜態(tài)性能表現(xiàn)優(yōu)異。例如，在增益為 1 時，積分非線性（INL）誤差在 -5 到 +5 ppm 的 FSR 之間；偏移誤差在內(nèi)部和系統(tǒng)校準(zhǔn)后，能達(dá)到與噪聲相當(dāng)?shù)乃健?/p>

2. 模擬輸入規(guī)格

模擬輸入電壓范圍根據(jù)參考電壓和增益的不同而變化，絕對模擬輸入（AIN）電壓限制在 AVSS - 0.05 到 AVDD + 0.05 V 之間。輸入電流在不同增益下也有明確的規(guī)格，并且輸入電流漂移較小。

3. 參考規(guī)格

內(nèi)部參考電壓的初始精度高，溫度系數(shù)低。輸出電流負(fù)載能力和負(fù)載調(diào)節(jié)性能良好，電源抑制比達(dá)到 95 dB，能夠提供穩(wěn)定的參考電壓。

4. 傳感器偏置規(guī)格

激勵電流源可在多個可選值之間切換，初始公差小，電流漂移和匹配性能良好。偏置電壓發(fā)生器能夠?yàn)槟M輸入引腳提供穩(wěn)定的偏置電壓，低側(cè)電源開關(guān)的導(dǎo)通電阻低，允許的連續(xù)電流達(dá) 30 mA。

5. 診斷規(guī)格

具備多種診斷功能，如溫度傳感器精度高，參考檢測、過壓/欠壓檢測、信號鏈檢查等功能能夠及時發(fā)現(xiàn)系統(tǒng)中的問題，確保系統(tǒng)的可靠性。

6. 拒絕規(guī)格

在電源抑制、共模抑制、50 Hz 和 60 Hz 抑制等方面表現(xiàn)出色，能夠有效減少外界干擾對測量結(jié)果的影響。

7. 邏輯輸入和輸出規(guī)格

邏輯輸入和輸出的電壓范圍和電流規(guī)格明確，時鐘頻率穩(wěn)定，確保了數(shù)字接口的可靠通信。

8. 電源規(guī)格

AD4130 - 4 具有兩個獨(dú)立的電源引腳 AVDD 和 IOVDD，電源電壓范圍分別為 1.71 V 到 3.6 V 和 1.65 V 到 3.6 V，在不同工作模式和增益下的電源電流消耗不同，能夠根據(jù)實(shí)際需求進(jìn)行優(yōu)化。

9. 時序規(guī)格

詳細(xì)規(guī)定了寄存器訪問、數(shù)據(jù)準(zhǔn)備信號、FIFO 操作等方面的時序要求，確保系統(tǒng)的正常運(yùn)行。

三、工作原理詳解

1. ADC 核心

AD4130 - 4 采用 Σ - Δ 架構(gòu)的 ADC 核心，由 MASH22 Σ - Δ 調(diào)制器和數(shù)字濾波器組成。這種架構(gòu)通過過采樣、量化噪聲整形、數(shù)字濾波和抽取等技術(shù)，在高分辨率、低頻率應(yīng)用中具有顯著優(yōu)勢。

2. 數(shù)字濾波器

提供多種數(shù)字濾波器選項(xiàng)，包括 Sinc4、Sinc3、Sinc3 + REJ60、Sinc3 + Sinc1、Sinc4 + Sinc1 以及后濾波器等。不同的濾波器選項(xiàng)會影響輸入帶寬、輸出數(shù)據(jù)速率、噪聲性能、建立時間和 50 Hz/60 Hz 抑制能力，用戶可以根據(jù)實(shí)際需求進(jìn)行選擇。

3. ADC 主時鐘

• 內(nèi)部振蕩器可產(chǎn)生 76.8 kHz 的 MCLK，也可以選擇外部時鐘作為 MCLK 源。使用外部時鐘可以實(shí)現(xiàn)多個 ADC 的同步轉(zhuǎn)換。
• 通過 ADC_CONTROL 寄存器中的 MCLK_SEL 位可以選擇合適的時鐘源。

4. ADC 參考

• 集成了帶隙電壓參考，可提供 1.25 V 或 2.5 V 的低噪聲電壓參考。用戶可以根據(jù)需要選擇內(nèi)部參考或外部參考。
• 參考緩沖器可以根據(jù)實(shí)際情況啟用或旁路，以滿足不同的輸入電流和參考輸入范圍需求。

5. 模擬前端

• 模擬輸入多路復(fù)用器：可配置為 4 個差分輸入或 8 個偽差分輸入，具有靈活的多路復(fù)用功能，方便進(jìn)行診斷和簡化 PCB 設(shè)計(jì)。
• 激勵電流：兩個激勵電流 IEXC0 和 IEXC1 可獨(dú)立設(shè)置，能夠?yàn)椴煌膫鞲衅魈峁┖线m的激勵。
• 偏置電壓發(fā)生器：可為所有模擬輸入通道提供偏置電壓，適用于熱電偶等應(yīng)用。
• 通用輸出：具有三個通用輸出引腳，可作為數(shù)字輸出使用，增加了系統(tǒng)的靈活性。
• 電源開關(guān)：低側(cè)電源開關(guān)可用于對橋接傳感器進(jìn)行斷電操作，降低系統(tǒng)功耗。

6. 可編程增益放大器

PGA 可以將小幅度信號進(jìn)行放大，同時保持良好的噪聲性能。用戶可以通過 CONFIG_n 寄存器中的 PGA 位設(shè)置增益，也可以選擇旁路 PGA 以節(jié)省功率和進(jìn)一步降低噪聲。

7. 其他特性

• 校準(zhǔn)功能：提供內(nèi)部校準(zhǔn)和系統(tǒng)校準(zhǔn)兩種方式，可有效消除設(shè)備內(nèi)部或整個系統(tǒng)的偏移和增益誤差。
• 序列器：可自動轉(zhuǎn)換所有啟用的通道，提高系統(tǒng)的效率。
• 診斷功能：包括參考檢測、過壓/欠壓檢測、ADC 功能檢查、SPI 通信 CRC 等，確保系統(tǒng)的可靠性。
• FIFO 緩沖器：可存儲多達(dá) 256 個轉(zhuǎn)換結(jié)果，方便數(shù)據(jù)的采集和處理。

四、應(yīng)用信息

1. 電源方案

• 單電源操作：AVSS 和 DGND 短接，適用于需要外部電平轉(zhuǎn)換電路的應(yīng)用。
• 分裂電源操作：AVSS 設(shè)置為負(fù)電壓，可直接應(yīng)用真正的雙極性輸入，無需外部電平轉(zhuǎn)換電路。
• 獨(dú)立正電源操作：AVDD 和 IOVDD 連接到獨(dú)立的電源，可將電源電壓分別降低到最小值，以實(shí)現(xiàn)最低功耗。

2. 推薦去耦

為了確保高分辨率 ADC 的性能，需要對電源引腳進(jìn)行良好的去耦。建議在 AVDD 和 IOVDD 引腳分別連接 1 μF 鉭電容和 0.1 μF 電容，同時對所有模擬輸入和參考輸入進(jìn)行去耦。

3. 輸入濾波器

需要使用外部抗混疊濾波器來抑制調(diào)制器頻率及其倍數(shù)的干擾，同時可能需要進(jìn)行電磁干擾（EMI）濾波。

4. 微處理器接口

通過標(biāo)準(zhǔn)的 SPI 接口與微處理器進(jìn)行通信，方便與 DSP 和微控制器連接。建議在 CS、SYNC 和 SCLK 線上放置上拉電阻，在 DIN 線上放置下拉電阻，以確保接口的穩(wěn)定性。

5. 未使用引腳處理

未使用的數(shù)字引腳需要進(jìn)行適當(dāng)?shù)奶幚恚M引腳可以保持電氣浮空，但需要焊接到 PCB 上以確保機(jī)械穩(wěn)定性。

6. 上電和初始化

按照推薦的電源供電順序進(jìn)行上電，上電后等待一定時間再進(jìn)行 SPI 事務(wù)。建議在初始化過程中進(jìn)行軟件復(fù)位，以確保寄存器的正確配置。

7. 布局和接地

在 PCB 設(shè)計(jì)中，需要將模擬和數(shù)字部分分開，采用最小蝕刻技術(shù)設(shè)計(jì)接地平面，放置去耦電容靠近芯片，避免數(shù)字線路穿過芯片下方，以減少噪聲干擾。

8. 組裝指南

對于 WLCSP 封裝，熱傳遞通過焊球到 PCB，需要選擇合適的 PCB 材料和布局以提高熱性能。對于 LFCSP 封裝，也需要注意 PCB 設(shè)計(jì)和組裝工藝，以確保設(shè)備的可靠性。

五、寄存器配置

AD4130 - 4 具有多個可編程用戶配置寄存器，用于配置設(shè)備的各種功能。這些寄存器包括通信寄存器、狀態(tài)寄存器、ADC 控制寄存器、IO 控制寄存器、VBIAS 控制寄存器等。通過對這些寄存器的配置，可以實(shí)現(xiàn)不同的工作模式、數(shù)據(jù)輸出編碼、通道選擇、濾波器設(shè)置等功能。

六、總結(jié)

AD4130 - 4 以其超低功耗、高精度、豐富的功能和靈活的配置選項(xiàng)，成為電池供電的低帶寬應(yīng)用的理想選擇。無論是智能變送器、無線電池和能量收集供電的傳感器節(jié)點(diǎn)，還是便攜式儀器、溫度和壓力測量等領(lǐng)域，AD4130 - 4 都能夠提供可靠的解決方案。電子工程師在設(shè)計(jì)過程中，可以根據(jù)具體需求充分利用其特性，優(yōu)化系統(tǒng)性能，實(shí)現(xiàn)高效、穩(wěn)定的測量和控制。

你是否在實(shí)際應(yīng)用中遇到過類似 ADC 的使用問題？或者對 AD4130 - 4 的某些特性有更深入了解的需求？歡迎在評論區(qū)留言討論。