SGM64201：高效ACOT同步降壓控制器的深度剖析與應用指南

在電子設計領域，同步降壓控制器是電源管理的關鍵組件，它能夠將高電壓轉換為穩定的低電壓，為各種電子設備提供可靠的電源。SGM64201作為一款具有自適應恒定導通時間（ACOT）控制的同步降壓控制器，憑借其出色的性能和豐富的功能，在眾多應用場景中展現出獨特的優勢。本文將深入探討SGM64201的特性、工作原理、應用設計以及布局要點，為電子工程師在實際設計中提供全面的參考。

文件下載：SGM64201.pdf

一、SGM64201概述

SGM64201是一款適用于同步降壓轉換器的4.5V至25V寬輸入控制器，具備自適應恒定導通時間（ACOT）控制技術。它能夠在3V至26V的轉換輸入電壓范圍內高效驅動兩個N - MOSFET，輸出電壓可在0.6V至5.5V之間進行調節，連續輸出電流大于20A。該控制器還擁有8種預設開關頻率可供選擇，可通過RF引腳與GND或VREG之間的外部電阻進行設置。此外，通過MODE引腳的電壓設置，可在輕載時選擇強制脈沖寬度調制（FPWM）模式或節能模式（PSM），以滿足不同的應用需求。

1.1 主要特性

• 寬輸入電壓范圍：支持3V至26V的轉換輸入電壓和4.5V至25V的VDD輸入電壓，適應多種電源環境。
• 精確的輸出電壓調節：輸出電壓可在0.6V至5.5V之間精確調節，參考電壓為600mV，精度達到±0.7%。
• 高效節能：具備節能模式（PSM），在輕載時可顯著降低功耗，提高效率。
• 豐富的保護功能：集成了輸出過壓保護（OVP）、欠壓保護（UVP）、過溫保護（OTP）等多種保護功能，確保系統的穩定性和可靠性。
• 靈活的頻率設置：提供8種預設開關頻率，可根據應用需求進行靈活選擇。
• 軟啟動功能：支持4種可選的軟啟動時間設置，可有效避免啟動時的浪涌電流。

1.2 應用領域

SGM64201廣泛應用于服務器計算機、存儲計算機、嵌入式計算、多功能打印機等領域，為這些設備提供穩定可靠的電源解決方案。

二、工作原理

2.1 自適應恒定導通時間（ACOT）控制

ACOT控制與傳統的電壓模式控制（VMC）或電流模式控制（CMC）不同，它無需時鐘信號，采用滯回模式控制。在每個開關周期開始時，當內部比較器檢測到輸出電壓下降到期望水平以下時，ACOT控制會產生一個相對恒定的導通時間脈沖。反饋（FB）引腳通過電阻分壓器感測輸出電壓，并使用誤差放大器將其與內部參考電壓（VREF）進行比較。當反饋電壓（VFB）低于放大器輸出時，導通時間控制邏輯被觸發，使高端MOSFET導通。ACOT控制能夠根據輸入和輸出電壓動態調整導通時間（ton ∝ VOUT / VIN），從而在寬輸入電壓范圍內實現相對恒定的開關頻率。

2.2 頻率選擇

SGM64201提供8種預設開關頻率，范圍從280kHz到875kHz，可通過連接在RF引腳與GND或VREG之間的電阻進行編程。如果RF引腳懸空，開關頻率默認設置為500kHz。

2.3 輕載模式

• 節能模式（PSM）：當MODE引腳通過電阻拉低時，SGM64201在輕載時進入節能模式。在該模式下，內部功耗顯著降低，開關頻率會根據負載情況下降。當電感電流（IL）過零且VFB > VREF_EA（誤差放大器的輸出）時，高端和低端MOSFET均關閉，直到VFB下降到VREF_EA以下，觸發新的導通時間脈沖。在此期間，負載由輸出電容存儲的能量供電。
• 強制脈沖寬度調制（FPWM）模式：當MODE引腳通過電阻拉高到PGOOD時，SGM64201在全負載到無負載范圍內鎖定為連續電流模式。在輕載時允許負電感電流，以保持電感電流的連續運行。這種模式犧牲了輕載效率，但可以保持開關頻率相對固定，降低輸出紋波，確保更好的輸出調節。

2.4 其他功能

• 斜坡信號：SGM64201通過在VREF中加入斜坡信號來提高抖動性能。通過將反饋電壓（VFB）與誤差放大器的輸出進行連續比較，確保輸出電壓得到有效調節。斜坡信號的加入顯著改善了VFB的相對斜率，從而減少抖動，促進操作穩定性。
• 輸出電壓編程：輸出電壓通過連接在VOUT和GND之間的電阻分壓器設置到FB引腳。建議使用1%或更高質量的低溫度系數電阻，以確保輸出電壓的準確性和熱穩定性。輸出電壓可通過公式VOUT = VREF × ((R1 + R2) / R2)計算。
• 自適應零交叉檢測：該功能在輕載PSM操作期間優化電感電流零檢測。根據低端MOSFET關閉時開關節點的電壓，自適應調整下一個周期零交叉電路檢測的閾值電流，以實現低端MOSFET的理想關斷時間，提高輕載效率和電磁干擾（EMI）性能。
• 輸出放電控制：當EN引腳為低電平時，SGM64201利用連接在SW引腳和PGND引腳之間的內部MOSFET對輸出電容存儲的能量進行放電，同時確保高端和低端MOSFET均處于關斷狀態。典型的放電電阻為40Ω，當VREG變低時，內部MOSFET關閉，放電功能禁用。
• 浮動驅動器和自舉充電：低端驅動器專門設計用于高效驅動高電流、低導通電阻的N溝道MOSFET，驅動電壓VDRV可由5.2V VREG電源或4.5V至6V的外部電源提供。高端驅動器同樣用于驅動高電流、低導通電阻的N溝道MOSFET，需要一個高于VIN的電壓來驅動高端MOSFET柵極驅動器。通過在SW和BOOT引腳之間使用0.1μF的自舉電容（CBOOT）和內部自舉二極管，采用自舉技術從開關節點提供該電壓。建議使用X5R或X7R陶瓷電容作為CBOOT，以確保電容在溫度和電壓變化時保持穩定。CBOOT通常在高端MOSFET關閉時由VDRV充電。
• 電源良好指示：SGM64201具有電源良好（PG）引腳，用于指示輸出電壓是否達到期望水平。該引腳為開漏輸出，需要一個10kΩ的電阻上拉到直流電壓。當FB電壓在電源良好范圍內時，PG開關關閉，PG引腳在1ms內部延遲后拉高；當FB電壓超出電源良好范圍時，PG開關打開，PG引腳在2μs內部延遲后拉低。當EN引腳拉低時，標志輸出也將被強制拉低。
• 電流檢測和過流保護：SGM64201支持過載模式，當系統上電且輸出電流持續過載時，它會輸出最大功率并限制低端MOSFET的最大谷值電流。設備保持逐周期限制以滿足系統的功率需求，直到設備過熱進入熱關斷狀態。隨著負載持續增加，輸出電壓下降。如果FB引腳電壓在1ms延遲內下降到VREF的70%，將激活打嗝電流保護模式。在打嗝模式下，調節器關閉并保持16ms（軟啟動配置為0.6ms時），然后嘗試重新啟動。如果過流或短路故障仍然存在，打嗝模式將重復，直到故障條件消除。過流閾值可通過連接在TRIP引腳和GND之間的電阻進行調整。
• 欠壓和過壓保護：通過FB引腳電壓監測輸出電壓。如果軟啟動完成且FB電壓下降到VREF的70%，在1ms的UVP延遲后激活打嗝電流保護模式。設備還包含過壓保護，以最小化輸出故障恢復或大負載卸載瞬態后可能出現的輸出電壓過沖。當VFB超過VREF的121%時，高端MOSFET驅動器被強制關閉，低端MOSFET驅動器打開，直到觸發負電流限制，輸出電壓下降。如果FB電壓下降到VREF的70%，設備進入打嗝模式，高端和低端MOSFET驅動器將關閉。
• 熱關斷：SGM64201監測結溫，當結溫超過+140℃（典型值）時，設備將停止開關操作。當結溫下降約10℃時，設備將自動恢復。
• 紋波注入：在ACOT控制中，PWM時序基于輸出電壓紋波反饋到FB引腳。為了確保穩定的PWM操作，所需的VFB峰 - 峰紋波范圍至少為20mV。在高輸出電壓應用中，自然輸出紋波通常足夠大，但在低輸出電壓應用中，輸出電壓紋波可能較低，需要采用紋波注入方法來避免不穩定。根據反饋紋波的大小和紋波注入技術，可分為三種情況：
  • 情況1：如果輸出電容具有較大的ESR，FB引腳的輸出紋波主要由攜帶電感電流紋波的ESR引起。當輸出電壓較小時（R2相對于R1較大），FB引腳看到的紋波足夠大且相位合適，此時轉換器無需紋波注入即可穩定運行。穩定性準則為ESR × COUT > ton / 2。
  • 情況2：輸出的同相紋波足夠大，但被電阻分壓器削弱。此時可在上級電阻（R1）兩端跨接一個小的前饋電容（CFF），在開關頻率（fsw）下繞過電阻分壓器，使FB引腳看到的紋波與輸出電壓紋波基本相同。CFF的使用還可以改善轉換器的瞬態響應，但可能會惡化轉換器輸出的調節性能。CFF的時間常數應遠長于開關周期，最小前饋電容可由公式CFF > 1 / (2 × π × fsw × (R1 || R2))確定。
  • 情況3：在現代設計中，由于陶瓷電容的ESR非常低，FB引腳幾乎沒有紋波。在低輸出電壓且需要較低輸出紋波的情況下，需要人為地將額外的紋波（與電感電流同相）注入到FB引腳以保持穩定的開關。可通過兩個電容和一個電阻實現紋波注入，紋波由Rr和Cr利用電感的DCR產生，然后通過Cd耦合到FB引腳。紋波注入電阻和電容的選擇需要滿足一定的條件，以確保穩定性和良好的瞬態響應。

三、應用設計

3.1 設計要求

以一個具體的應用為例，設計目標如下：

• 輸入電壓：12V（典型值），范圍為5V至20V
• 啟動輸入電壓（上升VIN）：5V
• 輸出電壓：1.35V
• 輸出電壓紋波：13.5mV（CCM模式下為VOUT的1%）
• 輸出電流額定值：20A
• 過流閾值：25A
• 瞬態響應（0A至20A負載階躍）：67.5mV（VOUT的5%）
• 工作頻率：500kHz
• 工作模式：PSM
• 軟啟動時間：1.2ms

3.2 器件選擇

• 輸入電容選擇：輸入電容用于循環轉換器的高頻紋波和開關電流，使其遠離輸入線和電源。所選電容必須具有足夠的RMS電流額定值，以吸收輸入上的所有交流電流。輸入電容的RMS電流可根據公式ICIN_RMS = IOUT × √(VOUT / VIN) × ((VIN - VOUT) / VIN)計算。在本設計中，使用一個220μF/35V的電解電容和四個10μF/50V的陶瓷電容，并在VIN和GND引腳旁邊放置一個0.1μF的陶瓷電容用于高頻濾波。
• 電感選擇：通常使用公式L = (VOUT × (VIN_MAX - VOUT)) / (VIN_MAX × IOUT × KIND × fSW)計算降壓轉換器的輸出電感。其中，KIND為電感電流紋波（ΔIL）與最大輸出電流（IOUT）的比值，一般選擇在20%至40%之間。所選電感的直流電流額定值應至少比最大負載電流高25%，電感飽和電流必須足夠高，以確保在任何正常或瞬態操作條件下都不會飽和。在本設計中，KIND選擇為0.3，計算得到的電感值為0.42μH，因此選擇最接近的0.44μH電感。最大電感峰值電流和電感紋波可通過公式IL_MAX = ILOAD + (ΔIL / 2)和ΔIL = ((VIN_MAX - VOUT) / L) × (VOUT / (VIN_MAX × fSW))計算。
• 輸出電容選擇：輸出電容和電感用于過濾PWM開關電壓的交流部分，并在期望的輸出直流電壓上提供可接受的輸出電壓紋波。電容還存儲能量，以幫助在負載瞬態期間維持輸出電壓調節。輸出電壓紋波（ΔVOUT）取決于輸出電容在工作電壓和溫度下的值及其寄生參數（ESR和ESL）。對于陶瓷輸出電容，ESR和ESL幾乎為零，輸出電壓紋波主要由電容項決定，可近似為ΔVOUT ≈ ΔIL / (8 × fsw × COUT)。為了降低電壓紋波，可增加開關頻率或總電容，也可增加電感以減少電感電流紋波。對于電解輸出電容，電容值相對較高，公式中的第三項與ESR和ESL項相比可忽略不計，輸出電壓紋波可表示為ΔVOUT = ΔIL × ESR + ((VIN - VOUT) / L) × ESL。在設計中，應選擇具有足夠電壓額定值的輸出電容，以確保電容下降（電壓和溫度降額）不顯著。根據設計要求，選擇4 × 100μF/10V的陶瓷電容。
• MOSFET選擇：選擇AONX38168，該器件集成了兩個MOSFET，尺寸為5mm × 6mm，可通過20A電流。高端MOSFET的RON為3.6mΩ，低端MOSFET的RON為0.85mΩ。
• VIN UVLO設置：輸入UVLO可通過SGM64201的EN引腳外部電壓分壓器進行編程。在本設計中，R3連接在VIN引腳和EN引腳之間，R4連接在EN引腳和GND之間。UVLO有兩個閾值（滯回），一個用于上電（開啟開關），另一個用于下電（關閉開關）。根據給定的參數，計算得到R4為31.58kΩ，選擇標準值31.6kΩ，VUV_L為4.58V。
• 輸出電壓設置：使用外部電阻分壓器（R1和R2）設置輸出電壓，公式為R1 = R2 × ((VOUT - VREF) / VREF)，其中VREF = 0.6V為內部參考電壓。選擇R2 = 10kΩ，計算得到R1為12.5kΩ，選擇最接近的12.7kΩ電阻。
• TRIP電阻選擇：SGM64201的過流閾值可通過連接在TRIP和GND引腳之間的電阻設置。使用公式RTRIP = (8 × RDSON_LS × (IOCP - ΔIL / 2)) / ITRIP計算RTRIP，在本設計中，計算得到RTRIP為15.5kΩ，選擇最接近的16kΩ電阻。
• 紋波注入選擇：對于全陶瓷輸出電容的應用，由于輸出電容的ESR非常低，需要人為地將額外的紋波注入到FB引腳以保持穩定的開關。根據相關公式計算，選擇Cr = 10nF、Cd = 1nF、Rr = 10kΩ。

四、布局要點

PCB布局是轉換器設計的重要組成部分，不良的布局可能導致性能下降、電阻損耗、EMI問題和穩定性問題。SGMICRO建議PCB設計至少采用4層板，以下是一些布局指南：

• 輸入電容布局：將輸入電容盡可能靠近開關（高端MOSFET的漏極和低端MOSFET的源極），以減小輸入交流電流回路。
• 高頻去耦電容：在輸入和接地引腳附近使用小尺寸的高頻去耦電容。
• 電感布局：將電感引腳盡可能靠近開關節點，保持開關節點連接短而寬，減少銅面積，以最小化電容耦合噪聲和輻射，并遠離敏感走線。
• BOOT - SW路徑：保持BOOT - SW電壓路徑盡可能短。
• 敏感信號保護：敏感信號（如FB、MODE、PGOOD和TRIP）應遠離嘈雜的走線和組件（如SW節點、柵極驅動器和電感本體的開關側）。將分壓電阻盡可能靠近FB和GND引腳，并使用內部層作為接地平面，屏蔽敏感信號免受嘈雜走線的影響。
• 去耦電容布局：在VREG和VDRV引腳附近放置去耦電容。
• 柵極驅動走線：保持器件靠近開關柵極引腳，以最小化柵極驅動走線長度。器件可以放置在PCB的另一側，使用一些平行過孔連接柵極，以最小化柵極連接阻抗。
• 接地分離：使用單獨的路由用于模擬和功率接地，并使用0Ω電阻作為連接，在布局中分離模擬和功率接地網絡。
• 電阻連接：將頻率設置電阻從RF