文章來源：半導體全解

原文作者：圓圓De圓

從打孔卡到納米芯片，存儲技術跨越三個世紀。本文系統回顧存儲器演進史，詳解易失與非易失性存儲的分類邏輯，重點剖析現代科技“心臟”——DRAM。從1T1C單元結構到讀寫刷新的電荷流轉機制，深度解碼海量數據如何在微觀電容中精準定格。

存儲器發展過程

存儲技術的歷史可追溯到18世紀20年代，從最初的紙質記錄到現代高度集成的半導體存儲器，存儲技術經歷了數百年的演變，推動了計算機科學、通信技術及各類電子設備的飛速發展。

最初的信息存儲主要依賴于紙質媒介，1725年，法國人布喬（Jacquard）發明了打孔卡，被認為是最早的機械化信息存儲形式，標志著數據存儲和處理從人工手段向機械化方式轉型。

隨著電子技術的發展，存儲器逐步從機械存儲轉向基于磁性媒介的磁存儲器。1928年，磁帶被發明并開始商用，標志著磁性存儲時代的到來。此后不久，1932年，第一個磁鼓內存被制造出來，其存儲容量為62.5千字，能夠被電子計算機進行快速訪問，成為電子計算機存儲技術的初步嘗試之一。

1946年，世界上第一臺電子管計算機——ENIAC在美國賓夕法尼亞大學誕生。采用再生電容磁鼓存儲器存儲數據，與現代微型計算機相比，其體積和質量都顯得十分巨大。

1956年，IBM公司發明了硬盤驅動器（Hard Disk Drive，HDD）成為磁性存儲器的重要突破。硬盤的出現顯著提高了存儲容量，并能更高效地進行數據存取，廣泛應用于計算機數據的存儲，取代了較為笨重的磁鼓內存。

20世紀60年代末，光存儲技術開始嶄露頭角。1965年，世界上第一個只讀光盤存儲器（CD-ROM）誕生。光盤憑借較大的存儲容量及激光讀取技術，在數據存儲領域占據一席之地。與此同時，半導體存儲技術的發明引發了信息存儲領域的新一輪技術革命。

1966年，動態隨機存取存儲器問世，標志著半導體存儲時代的到來。最初的DRAM存儲容量僅為1 kB，但隨著芯片的集成度的不斷提高，單位面積上的晶體管以及存儲電容的數量也在急劇的增加，現在的單顆裸片的存儲容量已經達到了16 Gb以上。

與傳統的磁性存儲器相比，半導體存儲器在數據存取速度、容量、體積、耐用性以及能耗等多個方面表現出了更為突出的優勢，推動了其在各類應用中的普及。

下圖展示了常見存儲器的種類，包括磁性存儲器、光學存儲器、半導體存儲器以及它們的代表性產品。

半導體存儲器分類

根據掉電存儲信息是否會丟失，半導體存儲器大致可以分為兩大類，即非易失性存儲器（Non-volatile Memory, NVM）和易失性存儲器（Volatile Memory, VM）。

非易失性存儲器是當外部的電源停止供電后，其存儲的數據信息還能長時間保持。與此相對，易失性存儲器是在外部電源斷開后，其存儲的數據信息會丟失，這意味著，要想保證數據信息的完整性，必須時刻對存儲器保持供電狀態。

非易失性存儲器主要指的是只讀存儲器（ROM）。為了滿足不同應用場景的需求，只讀存儲器發展成若干不同的種類，具體包括：可編程只讀存儲器（PROM）、可抹除可編程只讀存儲器（EPROM）、電子式可抹除可編程只讀存儲器（EEPROM）和快閃存儲器（Flash memory），這些不同類型的非易失性存儲器在結構設計、編程方式、擦除機制以及應用領域方面各具特色。

其中，PROM是最基礎的可編程存儲器，出廠時為空白狀態，用戶可在使用前進行一次性編程，數據一旦寫入便無法更改。因此，適用于存儲固定程序或參數配置等無需更新的場景。相比之下，EPROM進一步提升了PROM的可用性，允許用戶在編程后通過紫外線照射方式擦除已寫入的數據信息，使得同一芯片可多次使用。然而，EPROM擦除過程緩慢且依賴專用設備，限制了其靈活性。為進一步提升擦除和編程的便捷性，EEPROM應運而生。它通過施加高電場的方式移除浮柵中的電子，實現數據的擦除和重寫，支持多次擦除和編程。與EPROM相比，EEPROM在封裝時無需保留石英透明窗口，因此結構更緊湊，同時，擦除數據的方式更加高效。

Flash Memory則是在EEPROM技術上的進一步優化和擴展，廣泛應用于現代電子產品中。它的工作原理與EEPROM類似，但采用了不同的存儲單元結構和更高效的數據處理方式。EEPROM采用的是逐字節數據擦除的方式，而Flash Memory采用的是塊級擦除，即整塊存儲區域需要一起擦除才能重新寫入。這使得Flash Memory的寫入速度遠高于EEPROM。

易失性存儲器通常指隨機存儲器（RAM），也稱為內存。根據隨機存儲器在工作時是否需要不斷通電刷新保存的數據，可分為靜態隨機存取存儲器（SRAM）和動態隨機存取存儲器。所謂的靜態隨機存取存儲器，就是在其工作的時候，只要不斷電，存儲的數據就可以一直保持。相比之下，DRAM存儲的數據就需要定期的刷新。因為DRAM是將數據存儲在電容當中，電容是非理想的，會存在介質漏電，如果不定期的刷新，會導致存儲信息的丟失。與SRAM相比，DRAM存儲單元的結構十分簡單，僅有一個晶體管和一個存儲電容構成，而且成本較低，因此在許多領域得到廣泛的應用，也成為集成電路市場中單品銷售額占比最高的芯片。

動態隨機存取存儲器

動態隨機存取存儲器作為當前信息社會中最為關鍵的半導體存儲技術之一，已被廣泛應用于人工智能、云計算、物聯網及高性能計算等諸多領域。隨著上述產業的迅猛發展，對高性能存儲器的需求呈現出指數級增長，特別是近年來，DRAM的市場需求已達前所未有的水平。與此同時，新興產業對存儲器的性能提出了更高的要求，尤其是在存儲容量、讀取速度和功耗等方面。

因此，為了適應這些日益嚴苛的需求，DRAM芯片必須不斷沿著摩爾定律進行迭代和升級，以提升其性能。除了在電路設計與系統架構層面的優化之外，關于DRAM器件層級的研究，尤其是針對存儲單元微縮與器件物理極限的探索，也成為當前學術界與工業界關注的熱點。

DRAM器件的操作特性主要受到存儲電容的影響，因此，大多數關于DRAM器件的研究主要集中在如何實現存儲電容性能的增強，這也是研發人員重點研究的領域。

DRAM存儲器結構

從功能上來看，DRAM芯片主要由存儲陣列區域（Memory Cell Array）和外圍電路區域（Peripheral Circuitry）兩大部分組成，這兩個區域各自有不同的特點和作用，共同支持DRAM存儲器的正常工作。

外圍電路區域是DRAM存儲器的輔助部分，負責對存儲陣列進行控制、訪問、數據傳輸等管理工作，為存儲陣列的正常操作提供支持。其涉及的功能包括地址選擇、數據讀寫、刷新、以及與系統其他部件的接口。

存儲陣列是DRAM存儲器的核心部分，負責實際的數據存儲。在每一次的數據讀寫過程中，外圍電路通過地址解碼和控制信號來選中存儲陣列中的特定單元，同時與存儲陣列中的存儲電容、字線、位線、靈敏放大電路等結構相互配合來完成對數據的讀取和存儲。

存儲陣列和外圍電路兩者協同工作，使得DRAM存儲器具有大容量的同時，還能進行高速、高效的數據操作。

DRAM存儲器內部的基本結構如下圖所示：

從物理結構上來看，DRAM存儲器采用層層分級的設計結構，如圖所示：

圖（a）展示了由8個DRAM芯片構成的內存條，其中，每個DRAM芯片都是由功能完整的Die通過封裝后得到。如圖（b）所示，每個Die又包含多個完全相同的Bank，所有的Bank都是可以獨立處理數據的單元。而每個Bank內部又包含成千上萬個1T1C的基本單元，如圖（c）所示。以容量為1GB的DRAM存儲器來說，其至少包含10E9個1T1C基本單元，也就是10E9個電容器，每個電容器用于存儲1位二進制數據信息。

DRAM存儲單元工作原理

下圖描繪了1T-1C DRAM存儲單元結構，每個存儲單元由一個電容C和一個晶體管T組成。在該單元結構中，二進制信息（bit）以電荷的形式存儲在電容C上，電容C通過晶體管T連接到位線（Bit line, BL）。晶體管T充當開關的作用，其柵極由垂直于位線的字線（Word line, WL）控制。因此，每個獨立的DRAM存儲單元可以經由一根字線和一根位線進行尋址。在存儲單元之外，還有一個與BL電路直接相連的重要結構，即感應放大器（SensingAmplifier, SA）。

感應放大器通常包括一個交叉耦合的反相器電路，可以最大限度地提高信噪比，實現存儲的電荷信息與數字信息之間的轉換。

DRAM存儲器有三種基本工作模式，分別是寫入操作、保持操作（又叫刷新操作）和讀取操作。這三種操作是DRAM能夠正常存儲和提供數據的基礎。

其中保持操作是DRAM的重要特點之一，區別于基于晶體管存儲的靜態隨機存取存儲器。這主要是因為DRAM存儲器存儲單元中的晶體管和電容器都是非理想的，存在一定程度的漏電，必須通過定期刷新的方式確保電容上的電荷量始終處于一定的范圍。

為了應對電容上的漏電問題，設計者們在存儲陣列的電路設計上進行了一些創新。比如，讓極板（Plate, PL）電壓始終保持VBLH/2，這樣一來，電容器上的有效電壓實際是在±VBLH/2之間切換，而并非是在0V和VBLH之間切換，這能夠一定程度上減小電容介質上所施加的電應力，從而實現對電容器泄漏電流的改善。

所謂的寫入操作，就是將數據從數據總線寫入DRAM存儲電容的過程。

具體操作如下：首先，內存控制器向DRAM芯片發送攜帶目標存儲地址（行地址和列地址）以及待寫入的數據的命令，由行列譯碼器解碼地址信號，確定目標存儲單元所在行和列。隨后，將位線BL預充電至高電壓VBLH或低電壓VBLL。

接著，向字線施加高電壓VWLH，使存取晶體管T導通。此時，位線將對存儲電容C充電或放電，從而實現將信息的寫入。

當向晶體管T的柵極施加低電壓VWLL時，存儲電容C與位線BL斷開，信息將被保存在存儲電容C上。通過以上操作，DRAM存儲器實現了數據的動態寫入。

保持操作指的是DRAM存儲器在完成寫入或讀取操作后，繼續保持當前的數據狀態，直至下一次操作。

正如前文所述，由于存取晶體管和存儲電容的非理想特性，隨著時間的推移，儲存的電荷信息會逐漸地丟失。因此，需要對DRAM存儲器進行周期性的刷新。

刷新的具體操作如下：當內存控制器發出刷新命令后，芯片內部的刷新計數器會生成一個待刷新的行地址，并把待刷新的行激活。

此時，目標行的所有存儲單元被打開，電容中的電荷與位線電荷進行分享，并導致位線電位發生微小變化。感應放大器會快速讀取并放大位線電位變化，將其放大為邏輯高電平（1）或低電平（0）所對應的電位。隨后，完成電容器中電荷的恢復。

刷新完成后，關閉當前行并復位位線，為下一次刷新或正常讀寫請求做好準備。與此同時，刷新計數器自動遞增，指向下一行的地址。這一過程循環往復，確保在規定的刷新周期內（通常為64毫秒或32毫秒，與具體產品型號有關）完成所有行的刷新。每次刷新操作會占用數百納秒的時間，在這個期間DRAM無法響應外部訪問請求，導致短暫的性能延遲。

讀取操作是將DRAM單元中存儲的數據從電容器中讀取并傳送到數據總線的過程。

具體操作如下：首先，將差分感應放大器SA輸入端施加相等的信號VBLH/2，此刻觸發器處于亞穩態。隨后，通過施加高電位VWLH打開所選擇的WL，使存儲電容C和相應的位線BL連接。此時，電荷會在存儲電容C與位線電容CBL之間重新分配，導致有源BL上的電壓變化，而無源BL上的電壓仍保持在VBLH/2的預充電電平。

觸發器會根據有源BL上的電壓變化跳轉到穩定狀態。如果存儲電容里的電荷為“0”，則有源BL上的電壓減小，低于VBLH/2，最終觸發器跳轉到穩定狀態“0”。如果存儲電容上的電荷為“1”，則有源位線電壓增加，觸發器最終進入“1”狀態。觸發器的狀態可以通過外圍邏輯電路讀取，從而實現DRAM單元中存儲信息的讀取。

DRAM單元的讀操作是一種破壞性的讀。因此，整個讀出過程中，存取晶體管T始終處于選通狀態，隨著觸發器擺動到穩定狀態，存儲單元中的信息可以被重寫。

?