探索DS125DF111：高性能多協(xié)議2通道Retimer的技術奧秘

在高速數(shù)據(jù)傳輸領域，Retimer（重定時器）扮演著至關重要的角色，它能夠有效補償信號損耗、減少抖動，確保數(shù)據(jù)的準確傳輸。今天，我們就來深入了解德州儀器（TI）推出的DS125DF111，一款高性能的多協(xié)議2通道Retimer。

文件下載：DS125DF111SQE.pdf

1. 產(chǎn)品概述

DS125DF111是一款低功耗、多速率的2通道Retimer，每個通道獨立工作，支持9.8 - 12.5 Gb/s的數(shù)據(jù)速率。它集成了信號調理功能，包括輸入連續(xù)時間線性均衡器（CTLE）、時鐘和數(shù)據(jù)恢復（CDR）以及發(fā)射驅動器，能夠顯著提高長距離、有損、串擾受損的高速鏈路的傳輸性能，實現(xiàn)高比特誤碼率（BER < 1 × 10?1?）。

1.1 主要特性

• 引腳兼容：與DS110DF111引腳兼容，DS110DF111支持8.5 - 11.3 Gbps，DS125DF111支持9.8 - 12.5 Gbps。
• 自適應CTLE：在6.25 GHz時最大可提供33 dB的增益，有效補償傳輸通道中的高頻損耗。
• 自調諧5抽頭DFE：能夠有效抑制輸入噪聲、隨機抖動和串擾，提高信號質量。
• 數(shù)據(jù)環(huán)回功能：支持原始均衡和重定時數(shù)據(jù)的環(huán)回，方便測試和調試。
• 可調發(fā)射輸出電壓（VOD）：范圍為600 - 1300 mVp-p，可根據(jù)實際應用需求進行調整。
• 可設置發(fā)射去加重：范圍為0 - -12 dB，補償輸出傳輸通道的色散。
• 低功耗：每通道功耗僅220 mW，支持半速率、四分之一速率和八分之一速率鎖定，以支持傳統(tǒng)應用。
• 片上眼圖監(jiān)測器（EOM）和PRBS發(fā)生器：EOM可用于測量水平和垂直眼圖開口，PRBS發(fā)生器支持PRBS - 9和PRBS - 31序列。
• 輸入信號檢測和CDR鎖定檢測/指示：方便系統(tǒng)監(jiān)控和故障診斷。
• 單電源供電：支持3.3 - V或2.5 - V單電源供電，簡化電源設計。
• 靈活的配置方式：支持SMBus、EEPROM或引腳配置，滿足不同應用場景的需求。
• 小型封裝：采用4 - mm x 4 - mm、24引腳WQFN封裝，節(jié)省電路板空間。
• 寬工作溫度范圍：工作溫度范圍為 - 40°C至85°C，適用于各種工業(yè)和通信應用。

1.2 應用領域

DS125DF111廣泛應用于多個領域，包括：

• 前端光互連：如SFF - 8431標準的光模塊應用。
• 10G/1G以太網(wǎng)：提高以太網(wǎng)鏈路的傳輸性能和可靠性。
• CPRI（通用公共無線電接口）：用于無線基站的前傳和回傳鏈路。

2. 技術細節(jié)剖析

2.1 數(shù)據(jù)路徑操作

DS125DF111的數(shù)據(jù)路徑主要包括輸入通道均衡、時鐘和數(shù)據(jù)恢復、PRBS模式發(fā)生器、數(shù)據(jù)路徑復用器和輸出驅動器、參考時鐘控制引腳以及眼圖開口監(jiān)測器等功能模塊。

2.1.1 輸入通道均衡

由于印刷電路板（PCB）上的走線或銅纜等物理傳輸介質具有低通頻率響應特性，會引入符號間干擾（ISI）。DS125DF111通過自適應CTLE和5抽頭DFE來補償這些損耗。CTLE能夠自動適應輸入傳輸介質，優(yōu)化均衡設置，提高信號質量。當使用8b/10b編碼且輸入通道損耗超過15 dB時，需要適當修改CTLE設置和自適應算法，以避免CTLE自適應失敗。

2.1.2 時鐘和數(shù)據(jù)恢復

DS125DF111通過檢測輸入數(shù)據(jù)流中的比特轉換，并將內部壓控振蕩器（VCO）鎖定到這些比特轉換的平均到達時間所代表的時鐘上，實現(xiàn)時鐘和數(shù)據(jù)恢復功能。這一過程顯著降低了數(shù)據(jù)流中的抖動，重置了系統(tǒng)的抖動預算。

2.1.3 PRBS模式發(fā)生器

每個通道都可以配置為生成和輸出自己的偽隨機比特序列（PRBS），支持PRBS - 9和PRBS - 31序列，可用于測試和驗證系統(tǒng)性能。

2.1.4 數(shù)據(jù)路徑復用器和輸出驅動器

數(shù)據(jù)路徑復用器用于控制將哪個內部信號呈現(xiàn)給輸出驅動器模塊，輸入包括原始均衡數(shù)據(jù)、重定時數(shù)據(jù)、PRBS模式和來自其他數(shù)據(jù)路徑的環(huán)回數(shù)據(jù)。輸出驅動器用于控制信號的幅度、去加重、邊沿速率和極性，以增強傳輸質量。通過設置輸出驅動器的參數(shù)，可以補償輸出傳輸通道的損耗，減少符號間干擾。

2.1.5 參考時鐘

DS125DF111需要一個25 MHz ± 100 ppm的參考時鐘來正常工作。該參考時鐘用于確定VCO是否正確鎖相到輸入數(shù)據(jù)速率。由于DS125DF111不包含晶體驅動器，因此需要一個獨立的外部振蕩器。

2.1.6 控制引腳

DS125DF111的4級輸入引腳利用電阻分壓器來設置4個有效電平，提供更廣泛的控制范圍。在引腳控制模式下，雖然可以方便地進行配置，但可能會限制CTLE在高損耗輸入通道場景下對高頻數(shù)據(jù)速率的正確自適應能力。

2.1.7 眼圖開口監(jiān)測器

眼圖開口監(jiān)測器（EOM）用于測量CDR輸入處的內部數(shù)據(jù)眼圖，可用于水平眼圖開口（HEO）和垂直眼圖開口（VEO）測量以及全眼圖捕獲。通過EOM可以快速評估信號質量，優(yōu)化CTLE和DFE的自適應設置。

2.2 設備功能模式

DS125DF111可以通過ENSMB引腳選擇不同的控制模式，包括外部引腳控制、SMBus控制器控制或EEPROM配置加載。

2.2.1 控制引腳模式

在控制引腳模式下，4級輸入引腳利用電阻分壓器設置有效電平。為了最小化集成2.5 - V穩(wěn)壓器的啟動電流，建議使用1K上拉/下拉電阻。如果多個4級輸入需要相同的設置，可以將兩個或多個1K電阻組合成一個較低值的電阻，以節(jié)省電路板空間。

2.2.2 SMBus主模式和從模式

在SMBus主模式下，DS125DF111在上電時從外部EEPROM讀取初始配置。串行EEPROM必須支持最低520 KHz的頻率。讀取完成后，DS125DF111切換到SMBus從模式，可由外部控制器通過SMBus進一步配置。READEN#和DONE#引腳用于控制配置讀取過程，避免總線沖突。

2.3 編程

DS125DF111可以通過SMBus進行編程，配置各種參數(shù)。

2.3.1 SMBus接口

在SMBus主模式或從模式下，DS125DF111必須分配一個唯一的SMBus地址。地址在電源上電后約25 ms被鎖存，通過ADR[1:0]線的狀態(tài)讀取。

2.3.2 設備配置

可通過SMBus獨立設置每個通道的配置參數(shù)。DS125DF111有控制/共享寄存器和通道寄存器兩種類型的寄存器。控制/共享寄存器用于控制或觀察影響所有通道操作的設置，通道寄存器用于設置每個通道的具體配置。

2.3.3 寄存器操作

許多寄存器被劃分為位字段，方便對不同功能進行配置。通過對特定寄存器的讀寫操作，可以實現(xiàn)各種功能，如重置寄存器、設置速率和子速率、覆蓋CTLE和DFE設置等。

3. 應用與實現(xiàn)

3.1 典型應用

DS125DF111適用于背板和前端端口應用，支持CPRI、Infiniband、以太網(wǎng)、Interlaken等多種數(shù)據(jù)速率和協(xié)議。在背板應用中，它可以有效補償信號損耗，提高數(shù)據(jù)傳輸?shù)目煽啃浴?/p>

3.2 設計要求

在設計使用DS125DF111的高速印刷電路板時，需要考慮以下關鍵因素：

• 差分阻抗：使用100 - Ω差分阻抗走線，確保信號傳輸?shù)姆€(wěn)定性。
• 過孔處理：對連接器過孔和信號過孔進行背鉆，以最小化過孔Stub長度。
• 參考平面：使用參考平面過孔，為返回電流提供低電感路徑。
• 交流耦合電容：將發(fā)射鏈路的交流耦合電容放置在靠近接收端的位置，電容最大尺寸為0402。

3.3 詳細設計步驟

• 確定參考時鐘：選擇合適的參考時鐘頻率和路由方案。
• 規(guī)劃通道連接：注意電路板原理圖中所需的極性反轉路由。
• 分配SMBus地址：確保每個設備具有唯一的SMBus地址，避免總線沖突。
• 進行通道仿真：在PCB布局完成前，使用IBIS - AMI模型進行簡單的通道仿真。
• 初始化序列：對所有所需通道重復進行通道寄存器配置，包括CDR重置、自適應模式配置、數(shù)據(jù)速率選擇、輸出驅動器VOD和去加重設置、可選中斷使能和參考時鐘環(huán)通使能等，最后釋放CDR重置。

4. 電源供應與布局

4.1 電源供應建議

DS125DF111具有可選的內部電壓調節(jié)器，可提供2.5 - V電源。在3.3 - V模式下，VIN引腳連接3.3 - V電源，內部調節(jié)器為VDD引腳提供2.5 - V電源。在2.5 - V模式下，VIN引腳直接連接2.5 - V電源，當電壓低于2.9 V時，內部調節(jié)器禁用，允許外部電源為DS125DF111供電。每個VDD引腳需要一個0.22 - uF的電容進行電源去耦，總電容應≤0.5 μF。

4.2 布局指南

• 差分阻抗：高速輸入和輸出優(yōu)化為與100Ω受控差分阻抗互連配合使用。
• 過孔使用：盡量少使用過孔，并確保差分對兩側的過孔對稱放置，同時為返回電流提供低電感路徑。
• 信號隔離：將差分信號與其他信號和噪聲源分開，避免干擾。
• 去耦電容：去耦電容應盡可能靠近DS125DF111放置。
• 環(huán)路濾波器電容：環(huán)路濾波器電容應盡可能靠近DS125DF111。

5. 總結

DS125DF111作為一款高性能的多協(xié)議2通道Retimer，具有豐富的功能和靈活的配置選項，能夠滿足各種高速數(shù)據(jù)傳輸應用的需求。通過深入了解其技術細節(jié)和應用要求，電子工程師可以更好地設計和實現(xiàn)基于DS125DF111的系統(tǒng)，提高數(shù)據(jù)傳輸?shù)目煽啃院托阅堋Ｔ趯嶋H應用中，合理的電源供應和布局設計也是確保DS125DF111正常工作的關鍵因素。希望本文能夠為電子工程師在使用DS125DF111進行設計時提供有益的參考。你在使用DS125DF111的過程中遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。