探索DS110DF111低功耗多速率2通道重定時器的奧秘

在高速串行數據傳輸領域，信號的完整性和可靠性至關重要。今天，我們要深入探討一款名為DS110DF111的低功耗、多速率、2通道重定時器，它能為我們在長距離、高損耗的高速串行鏈路中提供出色的信號調節和重定時功能。

文件下載：ds110df111.pdf

1. 特性與優勢

1.1 信號調節與重定時能力

DS110DF111是一款雙通道（1通道雙向）重定時器，集成了信號調節功能。每個通道都包含輸入連續時間線性均衡器（CTLE）、時鐘和數據恢復（CDR）以及發送驅動器。其片上判決反饋均衡器（DFE）可增強長距離、高損耗、串擾嚴重的高速串行鏈路的傳輸距離和魯棒性，實現 $BER <1 ×10^{-15}$。對于要求較低的應用和互連，可關閉DFE并實現相同的誤碼率性能。

1.2 自適應均衡與靈活配置

自適應CTLE在5.65 GHz時可提供高達34 dB的增益，自調諧5抽頭DFE能有效抑制輸入噪聲、隨機抖動和串擾。此外，它還支持原始均衡和重定時數據回環功能，方便測試和調試。可調的發送輸出電壓（$V_{OD}$）范圍為600至1300 mVp - p，可設置的TX去加重驅動器范圍為0至 - 12 dB，能滿足不同應用的需求。

1.3 低功耗與兼容性

每個通道的功耗僅為200 mW，具有出色的低功耗特性。它能鎖定半、四分之一和八分之一數據速率，以支持舊系統。此外，DS110DF111與DS125DF111引腳兼容，方便用戶進行升級和替換。

1.4 豐富的監測與配置功能

片上眼圖監測器（EOM）和偽隨機二進制序列（PRBS）發生器可用于信號質量監測和測試。輸入信號檢測和CDR鎖定檢測/指示功能則方便用戶實時了解設備的工作狀態。該設備支持單3.3 - V或2.5 - V ±5%電源供電，可通過SMBus、EEPROM或引腳進行配置，采用4.0 - mm × 4.0 - mm、24引腳QFN封裝，工作溫度范圍為 - 40°C至85°C。

2. 應用場景

DS110DF111適用于多種高速串行數據傳輸應用，如前端端口光互連（SFF - 8431）、10G/1G以太網和通用公共無線電接口（CPRI）等。在這些應用中，它能有效補償信號損耗，提高信號質量，確保數據的可靠傳輸。

3. 詳細工作原理

3.1 輸入通道均衡

物理傳輸介質（如印刷電路板上的走線或銅纜）具有低通頻率響應特性，會引入符號間干擾。DS110DF111的CTLE能自動適應輸入傳輸介質，優化均衡設置。當檢測到輸入信號或CDR電路復位時，自動適應過程會觸發。5抽頭DFE則與CTLE協同工作，進一步提高信號質量。

3.2 時鐘和數據恢復

DS110DF111通過檢測輸入數據流中的比特轉換，將內部壓控振蕩器（VCO）鎖定到這些比特轉換的平均到達時間所代表的時鐘上，從而實現時鐘和數據恢復功能。這一過程能顯著降低數據流中的抖動，重置系統的抖動預算。

3.3 數據路徑多路復用和輸出驅動器

數據路徑多路復用器用于控制將哪個內部信號呈現給輸出驅動器模塊，輸入包括原始均衡數據、重定時數據、PRBS模式和來自另一個數據路徑的回環數據。輸出驅動器可控制信號的幅度、去加重、邊沿速率和極性，以增強傳輸質量。

3.4 參考時鐘

DS110DF111需要一個25 MHz ±100 ppm的參考時鐘來確保VCO正確鎖相到輸入數據速率。該參考時鐘可由任何商用25 MHz振蕩器提供，其相位噪聲要求不高。

3.5 眼圖監測器

眼圖監測器（EOM）可測量CDR輸入處的內部數據眼，用于水平眼圖開口（HEO）和垂直眼圖開口（VEO）測量以及全眼圖捕獲。通過EOM，我們可以及時發現過均衡、振鈴等信號調節問題。

4. 設備功能模式與編程

4.1 功能模式選擇

通過ENSMB引腳可選擇不同的控制模式，DS110DF111可通過外部引腳控制、SMBus控制器或EEPROM配置加載進行編程。

4.2 SMBus接口編程

在SMBus模式下，DS110DF111必須分配一個SMBus地址。可通過向SMBus發送寄存器寫操作來獨立設置每個通道的可配置參數。設備中有控制/共享寄存器和通道寄存器兩種類型，通過寄存器0xff可選擇操作的寄存器集。

4.3 寄存器操作技巧

在進行寄存器操作時，需要注意一些細節。例如，寫入寄存器0xff時，可選擇控制/共享寄存器集或通道寄存器集；控制/共享寄存器0x04的位6可用于重置控制/共享寄存器；設備修訂和設備ID信息可從控制/共享寄存器0x01中獲取。

5. 應用設計要點

5.1 設計要求

在設計高速印刷電路板時，需要注意以下幾點：

• 采用100 - Ω差分阻抗走線，確保信號的差分特性。
• 對連接器過孔和信號過孔進行背鉆，以減少過孔殘樁長度，降低信號反射。
• 使用參考平面過孔，為返回電流提供低電感路徑。
• 將發射鏈路的交流耦合電容靠近接收器放置，以優化信號耦合。
• 交流耦合電容的最大尺寸為0402。

5.2 詳細設計流程

設計過程中，首先要確定參考時鐘頻率和布線方案，規劃通道連接，并確保每個設備具有唯一的SMBus地址。在PCB布局完成前，可使用IBIS - AMI模型進行簡單的通道仿真。初始化序列包括CDR復位、自適應模式配置、數據速率選擇、輸出驅動器VOD和去加重設置以及可選的中斷使能等操作。

5.3 應用曲線與測試

以SFF - 8431測試為例，測試接收器抖動容限時，需要考慮數據速率、PRBS模式、輸出幅度、周期性抖動、ISI抖動和隨機抖動噪聲源等因素。SFF - 8431規范綜合了確定性、隨機和周期性抖動分量，通過測量和校準這些抖動分量，可確保各個抖動分量和總抖動的水平滿足要求。

6. 電源供應與布局建議

6.1 電源供應

DS110DF111具有可選的內部電壓調節器，可提供2.5 - V電源。在3.3 - V模式下，$V{IN}$引腳連接3.3 - V電源，內部調節器為$V{DD}$引腳提供2.5 - V電源；在2.5 - V模式下，$V{IN}$引腳直接連接2.5 - V電源。每個$V{DD}$引腳需要一個0.22 - μF的電容進行電源去耦，總電容應≤0.5 μF。

6.2 布局指南

在布局時，要注意以下幾點：

• 高速輸入和輸出應使用100 - Ω受控差分阻抗互連，確保信號的差分特性。
• 過孔應盡量少用，并對稱放置在差分對的兩側，同時為返回電流提供低電感路徑。
• 差分信號應遠離其他信號和噪聲源，以減少干擾。
• 保持差分對的對稱性，以最小化信號轉換為共模信號的可能性。
• 隔離發送和接收差分對，采用至少5倍的對間到對內間距比。
• 去耦電容應盡可能靠近DS110DF111放置，以提高去耦效果。
• 使用差分過孔，并結合參考平面電流返回和緩解措施，以減少阻抗干擾。
• 采用背鉆技術，減少過孔殘樁。
• 環路濾波器電容應盡可能靠近DS110DF111。

7. 總結

DS110DF111是一款功能強大、性能出色的低功耗多速率2通道重定時器，適用于多種高速串行數據傳輸應用。通過深入了解其特性、工作原理、功能模式和應用設計要點，我們可以更好地利用這款設備，提高系統的信號完整性和可靠性。在實際應用中，我們還需要根據具體需求進行合理的配置和優化，以充分發揮DS110DF111的優勢。希望本文能為電子工程師們在設計和應用DS110DF111時提供有價值的參考。你在使用DS110DF111的過程中遇到過哪些問題呢？歡迎在評論區分享你的經驗和見解。