深入剖析ADP5014：高性能四通道低噪聲降壓調(diào)節(jié)器的卓越之選

在電子設(shè)備的電源管理領(lǐng)域，一款性能卓越的電源解決方案往往能為整個(gè)系統(tǒng)的穩(wěn)定運(yùn)行奠定堅(jiān)實(shí)基礎(chǔ)。今天，我們就來(lái)深入探討Analog Devices推出的ADP5014，這是一款集成了四個(gè)高性能、低噪聲降壓調(diào)節(jié)器的電源管理單元，以其出色的性能和豐富的功能，在眾多應(yīng)用場(chǎng)景中展現(xiàn)出強(qiáng)大的優(yōu)勢(shì)。

文件下載：ADP5014.pdf

1. 產(chǎn)品概述

ADP5014采用40引腳LFCSP封裝，將四個(gè)高性能、低噪聲降壓調(diào)節(jié)器集成其中。其輸入電壓范圍為2.75 V至6.0 V，可編程輸出電壓范圍為0.5 V至0.9 × PVINx，具備低輸出噪聲（當(dāng) (V{OUT } ≤V{REF }) 時(shí)約為25 μV rms）、±1.0%的全溫度范圍輸出精度、500 kHz至2.5 MHz的可調(diào)開(kāi)關(guān)頻率等特性。此外，它還支持靈活的并行操作，擁有精密使能、手動(dòng)或序列模式、選擇性FPWM或PSM操作模式等功能，同時(shí)具備UVLO、OVP、OCP和TSD等保護(hù)機(jī)制，適用于RF收發(fā)器、高速ADC/DAC、混合信號(hào)ASIC、FPGA和處理器應(yīng)用、安全監(jiān)控以及醫(yī)療應(yīng)用等多個(gè)領(lǐng)域。

2. 關(guān)鍵特性解析

2.1 低噪聲架構(gòu)

傳統(tǒng)的直流 - 直流或線性調(diào)節(jié)器輸出噪聲通常與輸出電壓設(shè)置成正比，而ADP5014通過(guò)優(yōu)化許多模擬模塊，在低頻范圍內(nèi)實(shí)現(xiàn)了更低的輸出噪聲。其單位增益電壓參考結(jié)構(gòu)使得當(dāng) (V{OUT}) 設(shè)置小于 (V{REF}) 電壓時(shí)，輸出噪聲與輸出電壓設(shè)置無(wú)關(guān)。該低噪聲降壓調(diào)節(jié)器能夠直接為對(duì)噪聲敏感的信號(hào)鏈產(chǎn)品供電，輸出噪聲性能出色，在10 Hz至100 kHz范圍內(nèi)約為25 μV rms，與傳統(tǒng)的低壓差調(diào)節(jié)器（LDO）相當(dāng)甚至更優(yōu)。不過(guò)，由于開(kāi)關(guān)輸出的基波紋波及其諧波會(huì)影響信號(hào)鏈性能并可能產(chǎn)生意外雜散，因此仍需要額外的LC濾波器。由于ADP5014中的降壓調(diào)節(jié)器工作頻率較高，這個(gè)額外的LC濾波器通常相對(duì)較小。

2.2 可調(diào)輸出電壓

ADP5014通過(guò)外部電阻分壓器提供可調(diào)輸出電壓設(shè)置。為了最小化輸出噪聲并保持環(huán)路單位增益，該器件為每個(gè)通道的誤差放大器輸入提供了參考輸入路徑，并集成了低頻濾波器。用戶(hù)可以使用外部電阻分壓器來(lái)設(shè)置所需的輸出電壓。當(dāng)所需輸出電壓設(shè)置小于 (V{REF}) 電壓時(shí)，可直接將FBx引腳連接到輸出；當(dāng)所需輸出電壓超過(guò) (V{REF}) 電壓時(shí)，則使用從輸出到FBx引腳的外部電阻分壓器來(lái)設(shè)置所需輸出電壓。

2.3 功能配置（CFG1和CFG2）

ADP5014包含CFG1和CFG2引腳，用于對(duì)所有通道的功能配置進(jìn)行解碼。CFG1引腳通過(guò)連接一個(gè)電阻到地來(lái)解碼邏輯狀態(tài)為8的配置，可用于編程所有通道的負(fù)載輸出能力和并行操作；CFG2引腳通過(guò)連接一個(gè)電阻到地來(lái)解碼邏輯狀態(tài)為16的配置，可用于編程操作模式（FPWM或PWM/PSM模式）、使能模式（手動(dòng)模式或序列模式）、定時(shí)器（×1或×8）以及GPIO功能（PWRGD、SYNC - IN、CLK - OUT、UVO）。需要注意的是， (R{CFG 1}) 和 (R{CFG 2}) 電阻必須具有±1%的公差，以確保正確的解碼結(jié)果。

2.4 并行操作

ADP5014支持通道1和通道2的2相并行操作，可提供高達(dá)8 A的單輸出電流；支持通道3和通道4的2相并行操作，可提供高達(dá)4 A的單輸出電流。在配置2相單輸出并行操作時(shí)，需要使用CFG1引腳選擇并行操作，將COMP2引腳（或COMP4引腳）留空，使用VSET1和FB1引腳（或VSET3和FB3引腳）設(shè)置輸出電壓，將FB2和VSET2引腳（或FB4引腳和VSET4）連接到地，在手動(dòng)使能模式下將EN2/DL12引腳（或EN4/DL34引腳）連接到地。在并行配置中，兩個(gè)通道的輸入電壓相同，均工作在強(qiáng)制PWM模式，不支持序列模式，內(nèi)部控制環(huán)路可很好地調(diào)節(jié)并行配置中的電流平衡。

2.5 手動(dòng)/序列模式

ADP5014具有兩種使能模式，可通過(guò)CFG2引腳配置。手動(dòng)模式下，每個(gè)調(diào)節(jié)器都有單獨(dú)的精密使能引腳，使能控制引腳（ENx）具有0.6 V參考電壓的精密使能電路，當(dāng)ENx引腳電壓大于0.6 V（典型值）時(shí)，調(diào)節(jié)器啟用；當(dāng)ENx引腳電壓低于0.57 V（典型值）時(shí)，調(diào)節(jié)器禁用。序列模式下，所有通道在內(nèi)部定序器的控制下開(kāi)啟和關(guān)閉，由ENALL引腳觸發(fā)，DL12和DL34引腳設(shè)置預(yù)定義的延遲定時(shí)器。在故障條件下，不同的故障情況有不同的處理方式，如個(gè)別故障（過(guò)流打嗝、OVP或PVINx、UVLO）會(huì)立即關(guān)閉并重新啟動(dòng)相應(yīng)通道，TSD故障會(huì)立即關(guān)閉所有通道，AVIN UVLO故障也會(huì)立即關(guān)閉所有通道，且這些故障在恢復(fù)時(shí)都遵循定義的上電序列。

2.6 其他特性

• 通用輸入/輸出（GPIO）：ADP5014包含一個(gè)GPIO引腳，可配置為不同的功能，如PWRGD、同步時(shí)鐘輸入（SYNC - IN）、CLK - OUT或UVO。PWRGD和UVO輸出功能在啟動(dòng)后具有開(kāi)漏輸出，CLK - OUT輸出功能具有推挽輸出，可在啟動(dòng)后驅(qū)動(dòng)其他調(diào)節(jié)器。
• 振蕩器：ADP5014的開(kāi)關(guān)頻率（ (f{SW}) ）可通過(guò)將一個(gè)電阻從RT引腳連接到地來(lái)設(shè)置為500 kHz至2.5 MHz之間的值，計(jì)算公式為 (R{R T}(k Omega)=100,000 / f_{S W}(kHz)) 。默認(rèn)情況下，通道1和通道2之間以及通道3和通道4之間的相移為180°，可減少輸入紋波電流并降低接地噪聲。
• 同步輸入/輸出：GPIO引腳可通過(guò)CFG2引腳配置為同步時(shí)鐘輸入，ADP5014的開(kāi)關(guān)頻率可同步到頻率范圍為500 kHz至2.5 MHz的外部時(shí)鐘。當(dāng)外部時(shí)鐘信號(hào)停止時(shí)，設(shè)備會(huì)自動(dòng)切換回內(nèi)部時(shí)鐘并繼續(xù)運(yùn)行。GPIO引腳也可通過(guò)CFG2配置為推挽同步時(shí)鐘輸出。
• 電源良好功能：ADP5014的GPIO引腳可配置為開(kāi)漏電源良好輸出（PWRGD引腳），當(dāng)所選降壓調(diào)節(jié)器正常運(yùn)行時(shí)，該引腳變?yōu)楦唠娖?。?dāng)降壓調(diào)節(jié)器的調(diào)節(jié)輸出電壓低于其標(biāo)稱(chēng)輸出的87%（典型值）且延遲時(shí)間大于約50 μs時(shí)，PWRGD引腳狀態(tài)設(shè)置為低電平。
• UV比較器（僅序列模式）：在序列模式下，EN3/UV引腳用作UVO輸入（UV引腳），ADP5014的GPIO引腳可通過(guò)CFG2引腳配置為開(kāi)漏UVO。UV比較器與通道啟用無(wú)關(guān)，僅用于監(jiān)控目的，可用于監(jiān)控任何輸出電壓以在序列模式下創(chuàng)建電源良好信號(hào)。

3. 設(shè)計(jì)要點(diǎn)

3.1 輸出電壓編程

輸出電壓通過(guò)從VREF引腳到VSETx引腳的電阻分壓器以及從輸出電壓到FBx引腳的電阻分壓器進(jìn)行外部設(shè)置。為了限制由于VSETx和FBx偏置電流導(dǎo)致的輸出電壓精度下降，應(yīng)確保分壓器中底部電阻的值不要太大。當(dāng)所需輸出電壓設(shè)置小于 (V{REF}) 電壓時(shí)，使用從準(zhǔn)確的內(nèi)部VREF參考電壓到VSETx引腳的電阻分壓器設(shè)置所需輸出電壓，并直接將FBx引腳連接到輸出；當(dāng)所需輸出電壓超過(guò) (V{REF}) 電壓時(shí)，使用從輸出到FBx引腳的外部電阻分壓器設(shè)置所需輸出電壓，并將VSETx直接連接到VREF。

3.2 電壓轉(zhuǎn)換限制

對(duì)于給定的輸入電壓，由于最小導(dǎo)通時(shí)間和最小關(guān)斷時(shí)間的限制，輸出電壓存在下限和上限。最小輸出電壓受最小導(dǎo)通時(shí)間限制，在FPWM模式下，當(dāng)達(dá)到最小導(dǎo)通時(shí)間限制時(shí)，輸出電壓可能會(huì)超過(guò)標(biāo)稱(chēng)輸出電壓，因此需要仔細(xì)選擇開(kāi)關(guān)頻率以避免此問(wèn)題。最大輸出電壓受最小關(guān)斷時(shí)間或最大占空比限制。降低開(kāi)關(guān)頻率可以緩解最小導(dǎo)通時(shí)間和關(guān)斷時(shí)間的限制。

3.3 電流限制設(shè)置

ADP5014每個(gè)通道有兩個(gè)可選的電流限制閾值，所選電流限制值應(yīng)大于電感器的峰值電流 (I_{PEAK}) ，具體的電流限制配置可參考相關(guān)表格。

3.4 軟啟動(dòng)設(shè)置

ADP5014中的降壓調(diào)節(jié)器包含軟啟動(dòng)電路，可在啟動(dòng)期間以受控方式提升輸出電壓，從而限制浪涌電流。所有通道的軟啟動(dòng)時(shí)間通常固定為2 ms，也可通過(guò)CFG2引腳配置將其增加八倍。

3.5 電感器選擇

電感器的值由工作頻率、輸入電壓、輸出電壓和電感器紋波電流決定。較小的電感器可實(shí)現(xiàn)更快的瞬態(tài)響應(yīng)，但由于較大的電感器紋波電流會(huì)降低效率；較大的電感器值可產(chǎn)生較小的紋波電流和更好的效率，但會(huì)導(dǎo)致瞬態(tài)響應(yīng)變慢。因此，需要在瞬態(tài)響應(yīng)和效率之間進(jìn)行權(quán)衡。一般來(lái)說(shuō)，電感器紋波電流 (Delta I_{L}) 通常設(shè)置為最大負(fù)載電流的30%至40%。電感器的飽和電流必須大于電感器的峰值電流，推薦使用屏蔽鐵氧體磁芯材料以降低磁芯損耗和電磁干擾（EMI）。

3.6 輸出電容器選擇

所選輸出電容器會(huì)影響輸出電壓紋波和調(diào)節(jié)器的環(huán)路動(dòng)態(tài)。在負(fù)載階躍瞬變時(shí)，輸出電容器在控制環(huán)路提升電感器電流之前為負(fù)載供電，會(huì)導(dǎo)致輸出電壓出現(xiàn)下沖；當(dāng)負(fù)載突然移除時(shí)，電感器中存儲(chǔ)的能量會(huì)涌入輸出電容器，導(dǎo)致輸出電壓出現(xiàn)過(guò)沖。需要根據(jù)電壓下沖、過(guò)沖和輸出紋波要求選擇合適的輸出電容器，所選輸出電容器的電壓額定值必須大于輸出電壓，其最小均方根電流額定值由電感器紋波電流決定。

3.7 輸入電容器選擇

輸入去耦電容器用于衰減輸入上的高頻噪聲并作為能量存儲(chǔ)庫(kù)，應(yīng)使用陶瓷電容器并將其放置在靠近PVINx引腳的位置。輸入電容器、高端MOSFET和低端MOSFET組成的環(huán)路應(yīng)盡可能小，輸入電容器的電壓額定值必須大于最大輸入電壓，其均方根電流額定值應(yīng)大于計(jì)算值。

3.8 補(bǔ)償組件設(shè)計(jì)

對(duì)于峰值電流模式控制架構(gòu)，功率級(jí)可簡(jiǎn)化為一個(gè)電壓控制電流源，為輸出電容器和負(fù)載電阻提供電流。ADP5014使用跨導(dǎo)放大器作為誤差放大器來(lái)補(bǔ)償系統(tǒng)，補(bǔ)償組件 (R{C}) 和 (C{C}) 貢獻(xiàn)一個(gè)零點(diǎn)，可選的 (C{CP}) 和 (R{C}) 貢獻(xiàn)一個(gè)可選的極點(diǎn)。通過(guò)一系列步驟可以選擇合適的補(bǔ)償組件，以確保系統(tǒng)的穩(wěn)定性和良好的負(fù)載瞬態(tài)響應(yīng)。

3.9 功率耗散和結(jié)溫計(jì)算

ADP5014的總功率耗散包括每個(gè)降壓調(diào)節(jié)器的功率開(kāi)關(guān)傳導(dǎo)損耗、開(kāi)關(guān)損耗和過(guò)渡損耗。結(jié)溫是環(huán)境溫度和由于功率耗散導(dǎo)致的封裝溫度上升之和，封裝溫度上升與功率耗散成正比，比例常數(shù)為從管芯結(jié)到環(huán)境溫度的熱阻。熱性能與PCB設(shè)計(jì)和工作環(huán)境直接相關(guān)，需要仔細(xì)關(guān)注PCB熱設(shè)計(jì)。

4. 設(shè)計(jì)示例

以通道1為例，詳細(xì)介紹了ADP5014的設(shè)計(jì)步驟。首先根據(jù)效率和解決方案尺寸的權(quán)衡選擇開(kāi)關(guān)頻率，設(shè)置為1.2 MHz，并計(jì)算出相應(yīng)的電阻值 (R{RT}=82.5 kΩ) 。然后根據(jù)所需輸出電壓設(shè)置小于 (V{REF}) 電壓的情況，使用電阻分壓器設(shè)置輸出電壓，選擇合適的電阻值 (R1 = 6.65 kΩ) ， (R2 = 10 kΩ) 。接著設(shè)置CFG1和CFG2引腳的電阻值，分別為 (R{CFG 1}=0 kΩ) 和 (R{CFG 2}=0 kΩ) 。選擇電感器時(shí)，將電感器紋波電流設(shè)置為最大輸出電流的30%，計(jì)算出電感器值為0.63 μH，選擇最接近的標(biāo)準(zhǔn)值0.8 μH，并計(jì)算出電感器的峰值電流和均方根電流，最終選擇合適的電感器。輸出電容器的選擇需要滿(mǎn)足輸出電壓紋波和負(fù)載瞬態(tài)要求，通過(guò)計(jì)算選擇合適的電容器。補(bǔ)償網(wǎng)絡(luò)的設(shè)計(jì)通過(guò)設(shè)置交叉頻率，計(jì)算出補(bǔ)償組件的值，并選擇標(biāo)準(zhǔn)組件。輸入電容器選擇一個(gè)10 μF的陶瓷電容器。

5. PCB布局建議

良好的電路板布局對(duì)于ADP5014獲得最佳性能至關(guān)重要。應(yīng)將輸入電容器、電感器和輸出電容器放置在靠近IC的位置，使用短而厚的走線連接輸入電容器到PVINx引腳，使用專(zhuān)用電源地連接輸入和輸出電容器的接地端以最小化連接長(zhǎng)度。根據(jù)需要使用多個(gè)大電流過(guò)孔連接PVINx、PGNDx或SWx到其他電源平面，使用短而厚的走線連接電感器到SWx引腳和輸出電容器，確保大電流環(huán)路走線盡可能短而寬。最大化暴露焊盤(pán)的接地金屬面積，并在元件側(cè)使用盡可能多的過(guò)孔以改善散熱，使用帶有多個(gè)過(guò)孔連接到元件側(cè)接地的接地平面以進(jìn)一步減少敏感電路節(jié)點(diǎn)上的噪聲干擾。將去耦電容器放置在靠近VREF引腳的位置，將RC濾波器放置在靠近AVIN引腳的位置，將頻率設(shè)置電阻放置在靠近RT引腳的位置，將VREF電阻分壓器放置在靠近VSETx的位置，將反饋電阻分壓器放置在靠近FBx引腳的位置，并使VSETx和FBx走線遠(yuǎn)離大電流走線和開(kāi)關(guān)節(jié)點(diǎn)以避免噪聲拾取。在空間有限的電路板上，使用0402或0603尺寸的電阻器和電容器以實(shí)現(xiàn)最小的占地面積解決方案。

6. 典型應(yīng)用電路

文檔中給出了典型的FPGA應(yīng)用和RF收發(fā)器應(yīng)用電路示例，展示了ADP5014在不同場(chǎng)景下的具體應(yīng)用。在FPGA應(yīng)用中，ADP5014為FPGA的不同電源軌提供穩(wěn)定的電壓輸出，通過(guò)合理配置各個(gè)通道的參數(shù)，滿(mǎn)足FPGA不同部分的電源需求。在RF收發(fā)器應(yīng)用中，ADP5014同樣發(fā)揮了重要作用，為RF收發(fā)器的各個(gè)模塊提供合適的電源，確保其穩(wěn)定運(yùn)行。

ADP5014以其豐富的功能、出色的性能和靈活的配置，為電子工程師在電源管理設(shè)計(jì)中提供了一個(gè)強(qiáng)大的工具。通過(guò)深入了解其特性和設(shè)計(jì)要點(diǎn)，我們可以更好地利用這款產(chǎn)品，為各種應(yīng)用場(chǎng)景設(shè)計(jì)出高效、穩(wěn)定的電源解決方案。在實(shí)際設(shè)計(jì)過(guò)程中，還需要根據(jù)具體的應(yīng)用需求和系統(tǒng)要求，合理選擇參數(shù)和組件，同時(shí)注意PCB布局等細(xì)節(jié)，以確保整個(gè)系統(tǒng)的性能和可靠性。你在使用ADP5014進(jìn)行設(shè)計(jì)時(shí)遇到過(guò)哪些問(wèn)題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見(jiàn)解。