深入解析LC89091JA數字音頻接口接收器

在當今數字化音頻飛速發展的時代，數字音頻接口接收器扮演著至關重要的角色。今天我們要詳細探討的是ON Semiconductor推出的LC89091JA數字音頻接口接收器，它在音頻處理領域有著獨特的優勢和廣泛的應用。

文件下載：LC89091JA-H.pdf

一、產品概述

LC89091JA是一款功能強大的數字音頻接口接收器，它能夠依據IEC60958、IEC61937和JEITA CPR - 1205標準，對數字音頻設備間的數據傳輸格式信號進行解調處理。其支持的解調采樣頻率最高可達192kHz，這使得它可以適應多種系統，如AV接收器、數字電視和DVD刻錄機等。

二、產品特點

1. 信號解調：嚴格按照IEC60958、IEC61937和JEITA CPR - 1205標準對S/PDIF信號進行解調處理，確保信號的準確性和兼容性。
2. 時鐘輸出：能夠輸出三種不同頻率的主時鐘，分別為512fs、256fs和128fs，并且具備輸出頻率自動調整功能，可根據實際需求靈活調整。
3. 音頻數據接口：采用24位I2S數據輸出接口，數據傳輸采用MSB first left justified格式，保證音頻數據的高效傳輸。
4. 微控制器接口：配備I2C微控制器接口，具有地址自動遞增功能，方便與其他設備進行通信和控制。
5. 電源管理：內置上電復位電路，可在電源開啟時自動進行復位操作，確保設備的穩定啟動。
6. 電源電壓：工作電源電壓范圍為3.0 - 3.6V，適應多種電源環境。
7. 封裝形式：采用SSOP16封裝，不僅無鉛無鹵，符合環保要求，而且體積小巧，便于集成。
8. 工作溫度：工作溫度范圍為 - 30°C至70°C，能適應較為惡劣的工作環境。

三、產品應用

LC89091JA的應用場景十分廣泛，主要集中在消費音頻和數字音頻接口領域。具體的終端產品包括AV接收器、家庭影院套裝、迷你組合音響、條形音箱和耳機放大器等。這些產品對音頻質量和信號處理要求較高，而LC89091JA正好能夠滿足這些需求。

四、產品規格

1. 封裝尺寸

采用SSOP16 (225mil)封裝，具體尺寸為5.65mm（MAX）×5.2±0.1mm，詳細的尺寸信息可參考產品文檔中的相關圖表。需要注意的是，這些測量值僅供參考，不做保證。

2. 引腳分配

3. 電氣特性

絕對最大額定值

允許工作范圍

DC特性

AC特性

I2C微控制器接口AC特性

五、系統設置

1. 上電復位

LC89091JA內置上電復位電路，能夠持續監測電源狀態。上電復位后，各輸出端口會處于特定的狀態，如ERR引腳輸出高電平，GPO引腳輸出低電平（非PCM標志）等。

2. 寄存器復位和掉電模式

SYSRST寄存器可對除寄存器外的電路進行復位操作，在復位期間，寄存器設置狀態保持不變且可進行更改。當系統通過SYSRST寄存器復位時，振蕩放大器仍會工作，時鐘信號會輸出到MCKO、BCKO和LRCKO引腳，但DATAO引腳會輸出低電平。PDMODE寄存器可將系統設置為掉電模式，在此模式下，寄存器設置狀態保持不變且可更改，除上電復位和微控制器接口外的電路將停止工作，時鐘信號也不會輸出。

3. 振蕩放大器引腳設置

LC89091JA內置振蕩放大器，可通過連接石英諧振器、反饋電阻和負載電容到XIN和XOUT引腳來構成振蕩電路。使用石英諧振器時，需選擇基波類型，并根據其特性選擇合適的負載電容。若不使用內置振蕩放大器，可將外部時鐘源的輸出連接到XIN引腳，此時無需在XIN和XOUT之間連接反饋電阻。無論何種情況，都需始終向XIN引腳提供24.576MHz的時鐘信號。

4. 環路濾波器引腳設置

LC89091JA內置VCO（電壓控制振蕩器），可與32kHz至192kHz的采樣頻率以及4MHz至25MHz的數據傳輸速率同步。PLL鎖相環在512fs時鎖定，LPF引腳用于連接PLL環路濾波器，需盡可能靠近引腳連接電阻和電容。

5. 時鐘設置

主時鐘選擇

主時鐘源有兩種選擇：PLL源（512fs）和XIN源（24.576MHz）。

PLL源主時鐘

PLL可與輸入的S/PDIF信號同步，并輸出512fs的時鐘信號。PLL時鐘由PLLACC、PLLDIV[1:0]和PRSEL[1:0]寄存器控制。當“PLLACC = 0”時，根據輸入采樣頻率的不同，輸出不同頻率的時鐘信號；當“PLLACC = 1”時，時鐘頻率始終按恒定倍數輸出。

XIN源主時鐘

XIN引腳需始終提供24.576MHz的時鐘信號，用于PLL解鎖時的時鐘源、PLL鎖定支持以及S/PDIF輸入數據采樣頻率的計算。通常情況下，振蕩放大器在PLL鎖定時會自動停止工作，但可通過AMPOPR寄存器設置為始終工作。為將系統時鐘固定為XIN時鐘，可通過ADMODE寄存器將PLL設置為解鎖狀態，輸出時鐘頻率可通過XOUTCK寄存器設置。

輸出時鐘切換

時鐘源會根據PLL的鎖定或解鎖狀態自動在PLL時鐘和XIN時鐘之間切換，輸出時鐘在PLL狀態改變2.7ms后切換。

數字輸入數據采樣頻率計算

輸入數據采樣頻率通過XIN時鐘進行計算。在“AMPOPR = 0”模式下，輸入數據采樣頻率在ERR錯誤期間計算，并在振蕩放大器停止時保持該值，直到PLL解鎖；在“AMPOPR = 1”模式下，計算會持續進行。計算結果可通過微控制器接口讀取。

6. 數據設置

S/PDIF輸入接收范圍

輸入數據的接收范圍為32kHz至192kHz。

S/PDIF輸入/輸出引腳

提供兩個數字輸入引腳（RXIN和MPIO）和一個直通輸出引腳（GPO）。RXIN和MPIO為3.3V容差TTL輸入電平引腳，使用MPIO作為S/PDIF輸入時需設置MPSEL寄存器，解調數據可通過DINSEL寄存器選擇。GPO引腳可輸出S/PDIF直通數據，輸出數據可通過GPOSEL[1:0]和THRSEL寄存器選擇。

輸出數據格式

DATAO輸出數據格式可通過DAFORM寄存器設置，初始格式為I2S，數據與BCKIN下降沿同步輸出。

串行音頻數據輸入格式

SDIN為串行數據輸入引腳，輸入的串行音頻數據格式需與解調數據輸出格式一致，且需與BCKO和LRCKO時鐘同步。SDIN輸入數據可直通輸出到DATAO引腳，通常在PLL解鎖時輸出，也可通過ADMODE寄存器設置為無論PLL狀態如何都輸出。不使用SDIN引腳時，需將其連接到GND。

輸出數據切換

DATAO在PLL鎖定時輸出解調數據，解鎖時輸出SDIN輸入數據，輸出會根據PLL狀態自動切換。切換時會經過一個靜音期，靜音期時長可通過ERRWT和DATWT寄存器調整，也可通過DATMUT寄存器強制靜音，NPMODE寄存器可在接收到非PCM數據時使DATAO輸出靜音。

7. 錯誤輸出處理

ERR輸出可通過ERRSEL寄存器選擇兩種輸出模式：

鎖定錯誤和數據錯誤輸出（“ERRSEL = 0”）

當PLL鎖定錯誤或數據錯誤發生時，ERR引腳輸出錯誤標志，該標志與LRCKO同步輸出，可通過微控制器接口讀取。PLL鎖定錯誤可能由輸入數據的雙相調制規律丟失或無法檢測到前導碼B、M和W引起；輸入數據奇偶校驗錯誤會導致ERR輸出高電平，輸出數據會替換為前一幀的數據，但接收到非PCM數據時不替換；其他錯誤檢測到數據差異時，ERR會立即輸出高電平，并將時鐘源切換到XIN重新開始處理。

DATAO數據靜音信號輸出（“ERRSEL = 1”）

此模式輸出DATAO引腳輸出的音頻數據狀態，接收非PCM音頻數據時的靜音處理設置也會反映在該輸出中。

8. 通用輸出（GPO）

GPO輸出可通過GPOSEL[1:0]寄存器選擇三種輸出模式：

通道狀態位1輸出（“GPOSEL[1:0] = 00”）

初始模式下，輸出通道狀態的位1，用于指示輸入雙相數據是否為PCM音頻數據。

S/PDIF直通輸出（“GPOSEL[1:0] = 01”）

輸出由S/PDIF輸入選擇器（DINSEL寄存器）選擇的數據，輸出數據通過THRSEL寄存器選擇。

微控制器寄存器輸出（“GPOSEL[1:0] = 10或11”）

此模式輸出由微控制器接口設置的串行數據，可作為外圍電路的控制信號。

9. 多功能輸入/輸出（MPIO）

MPIO可通過MPSEL寄存器選擇輸入或輸出模式。設置為輸出時需連接上拉電阻，不使用時應處于開路狀態，且在輸出設置為空載時，不要通過DINSEL或THRSEL寄存器選擇MPIO。

預加重標志輸出（“MPSEL = 0”）

初始模式下，輸出通道狀態的預加重標志，未檢測到加重信號時MPIO為高阻輸出，需連接上拉電阻。

S/PDIF數據輸入（“MPSEL = 1”）

MPIO可作為S/PDIF輸入端子，但上電后MPIO初始為輸出狀態，在輸入所有S/PDIF信號前，需通過MPSEL寄存器將其設置為輸入狀態。

六、微控制器接口

LC89091JA通過I2C（快速模式，400kHz）進行控制，以下是相關設置和操作：

1. 終端設置

SCL和SDA引腳需連接上