LMX2485x 3 - GHz Delta - Sigma低功耗雙PLLatinum?頻率合成器深度解析

在電子設計領域，頻率合成器扮演著至關重要的角色。今天我們來深入探討德州儀器（TI）的LMX2485x 3 - GHz Delta - Sigma低功耗雙PLLatinum?頻率合成器，它在眾多應用場景中展現出了卓越的性能。

文件下載：lmx2485.pdf

一、產品概述

LMX2485x系列包含LMX2485和LMX2485E兩款產品，是低功耗、高性能的delta - sigma分數N PLL，還帶有輔助整數N PLL。該系列采用了TI先進的工藝制造，具有豐富的特性和廣泛的應用前景。

二、產品特性亮點

2.1 四重模數預分頻器

• RF PLL：支持8/9/12/13或16/17/20/21的預分頻比，為不同的頻率需求提供了靈活的選擇。
• IF PLL：支持8/9或16/17的預分頻比，滿足中頻應用的要求。

2.2 先進的Delta - Sigma分數補償

• 具備12位或22位可選的分數模數，可根據具體應用靈活配置。
• 高達4階可編程的Delta - Sigma調制器，能夠有效降低近端雜散，提高頻率合成的精度。

2.3 改善鎖定時間的特性

• 集成了超時計數器的快速鎖定/周期滑動減少功能，只需單字寫入即可實現，大大縮短了鎖定時間。

2.4 寬工作范圍

• LMX2485 RF PLL：工作頻率范圍為500 MHz至3.0 GHz。
• LMX2485E RF PLL：工作頻率范圍更寬，從50 MHz至3.0 GHz，適用于更多不同頻率的應用場景。

2.5 實用特性

• 數字鎖定檢測輸出：方便工程師實時監測PLL的鎖定狀態。
• 硬件和軟件電源控制：可靈活控制芯片的功耗，在不同的工作模式下實現低功耗運行。
• 片上輸入頻率倍增器：有助于提高參考頻率，減少因晶體參考頻率帶來的相位檢測器頻率限制。
• RF相位檢測器頻率高達50 MHz：能夠滿足高頻應用的需求。
• 2.5至3.6 V工作電壓，ICC = 5.0 mA：低功耗設計，適合電池供電的應用。

三、應用領域

LMX2485x適用于多種應用場景，包括但不限于：

• 蜂窩電話和基站：在無線通信領域，低功耗和低雜散的特性能夠有效提高通信質量。
• 直接數字調制應用：其精細的頻率分辨率和快速編程速度，非常適合直接數字調制的需求。
• 衛星和有線電視調諧器：寬工作范圍和低雜散性能，可確保信號的穩定接收和解調。
• WLAN標準：滿足無線局域網對頻率合成的要求，提供穩定的頻率輸出。

四、詳細功能剖析

4.1 TCXO、振蕩器緩沖器和R計數器

振蕩器緩沖器由信號源（如TCXO）單端驅動，OSCout引腳提供輸入信號的緩沖輸出。R計數器將TCXO頻率分頻至比較頻率，為后續的相位檢測提供合適的參考信號。

4.2 相位檢測器

IF PLL的最大相位檢測器工作頻率較為明確，而RF PLL由于是分數型，情況稍復雜。LMX2485 RF PLL的最大相位檢測器頻率為50 MHz，但在某些情況下，由于N計數器的非法分頻比，可能無法達到該頻率。晶體參考頻率也會對相位檢測器頻率產生限制，不過頻率倍增器可以在一定程度上緩解這一問題。在選擇相位檢測器頻率時，需要權衡相位噪聲和鎖定時間等因素。較高的頻率可以降低相位噪聲，但可能會增加鎖定時間，并且環路濾波器中的電容可能會變得較大。

4.3 電荷泵

大多數情況下，電荷泵輸出處于高阻抗狀態，只有三態泄漏電流。當相位檢測器檢測到相位誤差時，電荷泵會輸出快速校正脈沖，其寬度與相位誤差成正比。IF PLL的電荷泵電流不可編程，而RF PLL的電荷泵電流可在16個步驟中進行編程，并且在PLL鎖定時可以使用更高的電荷泵電流來縮短鎖定時間。

4.4 環路濾波器

環路濾波器的設計較為復雜。對于delta - sigma PLL，環路濾波器的階數通常應比Delta - Sigma調制器的階數高至少一階，以確保能夠有效抑制調制器產生的噪聲。雖然理論上使用4階調制器時需要5階環路濾波器，但實際中通常使用4階濾波器。目前有許多仿真工具和參考資料可用于環路濾波器的設計，例如TI網站上提供的相關資源。

4.5 N計數器和高頻輸入引腳

N計數器將VCO頻率分頻至比較頻率。由于使用了預分頻器，N值存在一定的限制。高頻輸入引腳（FinRF和FinIF）的布局需要特別注意，TI建議VCO輸出先經過電阻衰減器，再通過直流阻斷電容連接到這些引腳。當走線長度足夠短（小于波長的1/10）時，衰減器可能不是必需的，但仍建議使用約39 Ω的串聯電阻來隔離PLL和VCO。直流阻斷電容的選擇應根據頻率而定，至少為27 pF。互補高頻引腳FinRF*通常會并聯一個電容，典型值為100 pF，以確保在PLL工作頻率下阻抗接近交流短路。

4.6 數字鎖定檢測操作

RF PLL的數字鎖定檢測電路通過比較相位檢測器輸入相位與RC產生的延遲ε來判斷鎖定狀態。當相位誤差連續5個參考周期小于ε RC延遲時，判定為鎖定狀態（Lock = HIGH）；鎖定后，RC延遲變為約0。當相位誤差大于該延遲時，判定為失鎖狀態（Lock = LOW）。為了在較高比較頻率下準確檢測鎖定狀態，當比較頻率超過20 MHz時，建議啟用DIV4位，將RF PLL比較頻率除以4。

4.7 周期滑動減少和快速鎖定功能

4.7.1 周期滑動減少（CSR）

CSR通過在頻率采集期間降低比較頻率，同時保持相同的環路帶寬，來減少比較頻率與環路帶寬的比值，從而避免周期滑動。當比較頻率與環路帶寬的比值超過約100倍時，周期滑動可能會顯著影響鎖定時間，此時CSR可以發揮重要作用。在選擇CSR因子時，應根據實際情況選擇合適的值，以避免過度降低比較頻率導致相位噪聲變差。

4.7.2 快速鎖定（Fastlock）

Fastlock通過在頻率采集期間增加環路帶寬來縮短鎖定時間。在比較頻率小于等于2 MHz的情況下，Fastlock可能比CSR提供更好的效果。但Fastlock在解除時會產生一個毛刺，并且在較高比較頻率下，毛刺的影響會更加明顯。因此，在使用Fastlock時，建議將穩態電荷泵電流設置為4X或更小，并且在使用高階濾波器時，需要注意第三和第四極點的位置，以確保環路濾波器的優化。

4.8 分數雜散和相位噪聲控制

控制分數雜散是一項需要經驗和技巧的工作。可以通過以下步驟來優化雜散和相位噪聲性能：

• 選擇FM：對于Delta - Sigma調制器的階數，建議先從3階調制器（FM = 3）開始，并使用強抖動。一般來說，4階調制器（FM = 0）可以提供較好的主分數雜散抑制，但會產生較差的子分數雜散；2階調制器（FM = 2）則相反。
• 選擇DITH：抖動對主分數雜散的影響較小，但對次分數雜散的影響較大。啟用抖動可能會增加相位噪聲，因此需要根據具體應用來決定是否啟用以及選擇何種強度的抖動。
• 調整分數字：使用較大的分數分子通常可以改善分數雜散，但分數分母的增加對雜散的改善有一定的限制，一般建議將分數分母保持在不超過4095的范圍內。

五、編程與寄存器配置

5.1 編程接口

LMX2485通過三線高速（20 - MHz）MICROWIRE接口進行編程，數據以MSB優先的方式移入24位移位寄存器。建議最后編程N計數器，因為這會初始化數字鎖定檢測器和快速鎖定電路。

5.2 寄存器映射

寄存器分為基本寄存器和高級寄存器。基本寄存器包含實現PLL鎖定所需的關鍵信息，高級寄存器用于優化雜散、相位噪聲和鎖定時間性能。在實際應用中，可以根據需要選擇使用快速啟動寄存器映射或完整寄存器映射。

六、應用與設計要點

6.1 應用信息

LMX2485適用于需要低電流消耗和低分數雜散的應用。對于只需要單個PLL的應用，可以將未使用的PLL斷電，以避免額外的電流消耗和雜散干擾。

6.2 典型應用設計

在典型應用中，需要考慮多個設計參數，如相位裕度、環路帶寬、極點比率等。環路濾波器的設計是關鍵，需要平衡鎖定時間、雜散和相位噪聲的要求。TI網站提供了豐富的參考資料、設計工具和仿真工具，可幫助工程師進行環路濾波器的設計和仿真。

七、電源和布局建議

7.1 電源建議

建議使用低噪聲穩壓器為電源引腳供電，并對所有電源引腳使用串聯18 - Ω電阻和兩個并聯接地的電容進行濾波，以創建低通濾波器。在選擇電容值時，應考慮電容的ESR，以實現最佳的濾波效果。

7.2 布局建議

高頻輸入引腳的布局至關重要，應盡量縮短走線長度。同時，應確保接地和電源平面與電源引腳的過孔保持20 mils或更遠的距離，以防止雜散能量耦合。

八、總結

LMX2485x 3 - GHz Delta - Sigma低功耗雙PLLatinum?頻率合成器憑借其豐富的特性、廣泛的應用領域和良好的性能表現，為電子工程師提供了一個強大的頻率合成解決方案。在實際設計中，工程師需要充分理解其功能和特性，合理配置寄存器和設計外部電路，以實現最佳的性能。希望本文能為大家在使用LMX2485x進行設計時提供一些有用的參考和指導。大家在實際應用中遇到過哪些問題呢？歡迎在評論區分享交流。