剖析TRF3761系列整數 - N PLL頻率合成器：優勢、應用與設計要點

引言

在電子工程領域，頻率合成器是無線通信、雷達、測試測量等眾多系統中的關鍵組件，其性能直接影響到整個系統的穩定性和可靠性。德州儀器（TI）的TRF3761系列整數 - N PLL頻率合成器憑借其高性能、高度集成的特性，在無線基礎設施等應用中得到廣泛關注。本文將詳細介紹TRF3761系列的特點、應用場景、工作原理以及設計要點，希望能為電子工程師們在實際設計中提供一些有用的參考。

文件下載：trf3761-a.pdf

性能特點：卓越表現奠定應用基礎

完全集成的低噪聲VCO

TRF3761系列集成了高性能的LC tank壓控振蕩器（VCO），針對不同型號優化了電感和電容，以實現最佳的相位噪聲性能。例如在600kHz偏移、1.9GHz的VCO頻率下，相位噪聲低至 - 137dBc/Hz，在10MHz偏移時，噪聲基底為 - 158dBc/Hz。VCO輸出通過一系列超低噪聲緩沖器進行外部饋送和預分頻，大大減少了負載牽引對VCO的影響。

整數 - N PLL架構

采用整數 - N PLL架構，輸入參考頻率范圍為10MHz至104MHz。這種架構具有簡單、穩定的特點，能夠提供高精度的頻率合成。并且，PFD（鑒相器）階段具有可調節的抗反沖脈沖，用戶可以通過串行編程接口控制其寬度，有效減少了雜散信號的產生。

靈活的頻率輸出

集成了1、2、4分頻選項，可以靈活擴展輸出頻率范圍。例如，當VCO工作在1499 - 1608MHz頻段時，通過設置不同的分頻模式，可在749.5 - 804MHz（2分頻）或374.75 - 402MHz（4分頻）頻段輸出。同時，VCO信號通過最終的開集電極差分輸出緩沖器進行外部饋送，能夠為200Ω差分電阻負載提供高達3dBm（典型值）的功率，開放的集電極結構便于根據不同需求選擇負載配置。

豐富的控制和節能特性

支持硬件和軟件兩種方式的掉電功能，通過SPI接口或CHIP_EN引腳可以方便地關閉芯片以節省功耗。此外，PD_OUTBUF引腳在軟件啟用時，可在VCO鎖定并運行時將輸出功率降低 - 40dB，有助于提高收發之間的隔離度。還具備可編程的電荷泵電流功能，可根據具體應用需求進行調整。

應用場景：廣泛覆蓋多種無線系統

無線基礎設施

在WCDMA、CDMA、GSM等無線通信標準中，TRF3761系列可用于寬帶收發器、無線本地環路和RFID收發器等設備，為其提供穩定、低噪聲的頻率信號，確保通信的準確性和可靠性。在時鐘生成和IF LO生成方面也有出色表現，能夠滿足不同系統對于時鐘信號的需求。

高性能RF發射信號鏈

在如TSW3000和TSW3003等演示套件中，TRF3761可作為理想的合成器，與DAC5687、TRF3703等器件配合，實現完整的高性能RF發射信號鏈。其高集成度和低噪聲特性有助于提高整個發射系統的性能。

工作原理：多模塊協同實現頻率合成

VCO部分

內部集成的VCO以LC tank為基礎，通過外部輸入的調諧電壓（VCTRL_IN）來控制輸出頻率。優化的電感和電容組合確保了低相位噪聲和穩定的頻率輸出。

分頻模塊

包括預分頻器、A和B計數器以及參考分頻器（RDiv）。預分頻器采用雙模數設計，用戶可選擇8/9、16/17、32/33、64/65等設置，將VCO輸出頻率降低到內部計數器可處理的范圍。A和B計數器結合預分頻器構成N分頻器，根據公式 (N = A{COUNTER}+ Prescalar{num}×B{COUNTER}) 對信號進行分頻。RDiv則將輸入參考頻率分頻后提供給PFD作為參考時鐘，公式為 (R{DIV}=frac{F_{REFIN}}{F{PFD}}) 。

PFD和電荷泵階段

PFD對RDiv和N計數器的輸出進行頻率和相位比較，輸出誤差信號驅動電荷泵。電荷泵輸出的電流脈沖經過外部環路濾波器積分和低通濾波后，產生控制VCO的調諧電壓，使VCO頻率鎖定在期望頻率上。

設計要點：細節決定成敗

電源供應

使用4.5 - 5.25V的低噪聲電源供電，每個電源引腳應通過鐵氧體或其他濾波組件與主電源總線隔離，以減少電源噪聲對芯片性能的影響。

環路濾波器設計

環路濾波器的設計對系統的穩定性、鎖定時間、帶寬和參考雜散抑制等性能有重要影響。常見的設計方法是使用三階無源濾波器。設計時需要考慮多個參數，如VCO增益 (K{vco})（TRF3761內部VCO為23MHz/V）、電荷泵電流 (I{C p})（典型值為5.6mA）、環路濾波器帶寬 (F{c})（一般不超過1/10 (F{com}) ）、相位裕度φ（建議設置為45度）等。通過一系列公式計算濾波器的組件值，并且可以根據實際需求進行適當調整和優化。

布局設計

采用多層PCB板，至少有一個專用接地層和一個專用電源層（必要時可分割）?？刂扑蠷F走線（VCO輸出和反饋到PLL的線路）的阻抗為50Ω，小容量（10pF和0.1μF）的去耦電容應盡可能靠近芯片引腳放置。模擬地（GND）和數字地（DGND）連接到同一接地層，因為數字線僅在啟動和頻率更改時使用。特別注意電荷泵輸出到VCO輸入部分的布局，盡量減少寄生效應，同時要徹底清洗PCB板上的助焊劑殘留并去除水分。為減少EMI影響，可考慮對芯片進行屏蔽。

編程與配置：三個寄存器實現靈活控制

TRF3761通過3線串行編程接口（SPI）進行控制，涉及三個主要寄存器：

寄存器1：設備設置

用于設置設備的各種參數，如電荷泵電流、輸出模式、RDiv值、PFD極性、抗反沖脈沖寬度等。設置時需要根據具體的應用需求和外部參考振蕩器的頻率進行合理配置。

寄存器2：VCO校準

用于指定輸入參考頻率和VCO輸出頻率，并啟動VCO校準程序。校準過程需要5ms，期間無法對寄存器2和3進行編程，校準完成后相關標志位會自動復位。

寄存器3：A和B計數器

設置A和B計數器的值、預分頻器模式以及啟動鎖定操作。A和B計數器的值根據期望的輸出頻率和參考頻率計算得出，預分頻器模式根據VCO輸出頻率選擇合適的設置。

總結

TRF3761系列整數 - N PLL頻率合成器以其高性能、高度集成和靈活可配置的特點，為電子工程師在無線通信、RF發射等領域的設計提供了強大的工具。在實際應用中，需要深入理解其工作原理和性能特點，仔細考慮電源、環路濾波器和布局等設計要點，合理進行編程和配置，才能充分發揮其優勢，實現滿足系統需求的高質量設計。你在使用TRF3761或者其他類似頻率合成器時遇到過哪些有趣的問題或挑戰呢？歡迎在評論區分享交流。