LMK04906：超低噪聲時鐘抖動清理器與乘法器的深度剖析

在電子設計領域，時鐘抖動清理器與乘法器對于確保系統時鐘信號的穩定性和準確性至關重要。今天，我們就來深入探討德州儀器（TI）的LMK04906，一款具備超低噪聲性能的時鐘抖動清理器與乘法器。

文件下載：lmk04906.pdf

一、產品特性亮點

超低RMS抖動性能

LMK04906在抖動性能方面表現卓越，其100 - fs RMS抖動（12 kHz至20 MHz）和123 - fs RMS抖動（100 Hz至20 MHz）的指標，能有效滿足對時鐘信號質量要求極高的應用場景，如高速數據傳輸和高精度測量等。

雙環PLLatinum?PLL架構

該架構是LMK04906的核心優勢之一。PLL1集成了低噪聲晶體振蕩器電路，在輸入時鐘丟失時具備保持模式，可實現自動或手動觸發/恢復。PLL2則擁有歸一化[1 Hz]PLL噪聲底至 - 227 dBc/Hz的出色表現，相位檢測器速率高達155 MHz，還配備了OSCin頻率倍增器和集成低噪聲VCO，為系統提供了穩定且低噪聲的時鐘信號。

冗余輸入時鐘與靈活輸出配置

它具備3個帶LOS的冗余輸入時鐘，支持自動和手動切換模式，增強了系統的可靠性。輸出方面，提供50%占空比輸出分頻，范圍從1到1045（偶數和奇數），且支持LVPECL、LVDS或LVCMOS可編程輸出，滿足不同應用的多樣化需求。此外，還具備精密數字延遲，可固定或動態調整，以及25 - ps步長的模擬延遲控制，為時鐘信號的相位調整提供了精細的手段。

二、廣泛的應用領域

LMK04906的應用范圍十分廣泛，涵蓋了10G、40G和100G OTN線卡、SONET/SDH OC - 48/STM - 16和OC - 192/STM64線卡、GbE/10GbE、1/2/4/8/10GFC線卡等通信領域，以及同步以太網光模塊、DSLAM/MSANs測試與測量、廣播視頻、無線基站、數據轉換器時鐘等多個領域，展現了其強大的通用性和適應性。

三、詳細的技術規格分析

絕對最大額定值與ESD額定值

在絕對最大額定值方面，電源電壓（VCC）范圍為 - 0.3至3.6 V，輸入電壓（VIN）為 - 0.3至（VCC + 0.3）V等，這些參數為設計人員在電路設計時提供了安全邊界。ESD額定值方面，人體模型（HBM）為±2000 V，帶電設備模型（CDM）為±750 V，機器模型（MM）為±150 V，表明該器件具備一定的靜電防護能力，但在實際使用中仍需注意靜電防護措施。

推薦工作條件與電氣特性

推薦工作條件規定了器件正常工作的環境范圍，如結溫（TJ）最大為125°C，環境溫度（TA）在VCC = 3.3 V時為 - 40至85°C等。電氣特性部分詳細列出了各項參數，如電流消耗、時鐘輸入頻率、輸入擺率、差分輸入電壓等，這些參數對于準確設計電路和評估系統性能至關重要。例如，在電流消耗方面，所有時鐘啟用時的電源電流（ICC_CLKS）典型值為410 mA，最大為470 mA，設計人員可據此進行電源設計和功耗評估。

四、系統架構與工作模式

雙環PLL架構優勢

雙環PLL架構使得LMK04906在輸出頻率范圍和相位噪聲積分帶寬方面都能實現最低抖動性能。PLL1通過外部參考時鐘驅動，使用外部VCXO或可調晶體為PLL2提供頻率準確、低相位噪聲的參考時鐘，同時抑制參考時鐘可能積累的高頻相位噪聲。PLL2則利用內部VCO的優越高頻相位噪聲特性和參考VCXO或可調晶體的良好低頻相位噪聲，實現超低抖動的輸出。

多種工作模式

LMK04906支持雙PLL、單PLL和時鐘分配等多種模式。在雙PLL模式下，PLL1和PLL2協同工作，為系統提供高精度的時鐘信號；單PLL模式下，PLL1斷電，OSCin作為PLL2的參考輸入；時鐘分配模式則允許使用CLKin1將時鐘信號分配到輸出端。此外，還具備0 - 延遲模式，可確保時鐘輸入和輸出之間的固定相位關系，滿足特定應用對相位準確性的要求。

五、編程與配置要點

寄存器編程

該器件使用32位寄存器進行編程，每個寄存器由5位地址字段和27位數據字段組成。編程時需注意按順序進行，如從R0到R16，以及R24到R31，以確保器件正常工作。例如，在編程R0時，需將復位位（b17）設置為1以確保器件處于默認狀態，后續編程時再將其清除。

特殊編程情況

在編程R0至R5以更改CLKoutX_DIV或CLKoutX_DDLY值時，若CLKoutX_DIV > 25或CLKoutX_DDLY > 12，可能需要額外的CLKuWire時鐘周期。如SYNC_EN_AUTO = 1時，還需特殊的編程方法，這些細節在實際編程中需要特別關注，以避免出現錯誤。

六、應用與實現建議

環路濾波器設計

每個PLL都需要專用的環路濾波器。PLL1的環路濾波器應連接到CPout1引腳，推薦設計為總閉環帶寬在10 Hz至200 Hz范圍內，以保留參考時鐘輸入信號的頻率準確性并抑制高頻相位噪聲。PLL2的電荷泵直接連接到可選的內部環路濾波器組件，設計時需考慮VCO的Kvco值變化對環路帶寬的影響，確保環路在整個VCO調諧頻率范圍內穩定工作。

時鐘輸入與輸出驅動

在驅動CLKin和OSCin輸入時，需根據信號源的類型（差分或單端）選擇合適的耦合方式和終止方法，以確保信號的質量和穩定性。對于時鐘輸出，要遵循傳輸線理論進行阻抗匹配，為不同類型的驅動（如LVDS和LVPECL）提供合適的負載和直流偏置，以實現最佳的相位噪聲和抖動性能。

頻率規劃

計算LMK04906的輸出分頻值相對簡單，可通過計算時鐘輸出頻率的最小公倍數（LCM），確定支持目標頻率的VCO范圍，進而計算出時鐘輸出分頻值。一般建議繞過VCO分頻器，以簡化設計并提高性能。

七、總結

LMK04906憑借其超低噪聲性能、靈活的架構和豐富的功能，為電子工程師在時鐘信號處理方面提供了強大的解決方案。在實際應用中，我們需要深入理解其技術規格、系統架構和編程要點，結合具體的應用需求進行合理的設計和配置，以充分發揮其優勢，確保系統的穩定性和可靠性。同時，在設計過程中要注意各個環節的細節，如環路濾波器設計、時鐘輸入輸出驅動和頻率規劃等，以實現最佳的系統性能。你在使用LMK04906或類似器件時遇到過哪些問題呢？歡迎在評論區分享你的經驗和見解。