深度剖析MAX22700 - MAX22702：超高壓共模瞬態抑制的隔離柵極驅動器

在電力電子領域，隔離柵極驅動器是驅動功率晶體管（如SiC和GaN）的關鍵組件。今天，我們就來深入了解一下Analog Devices推出的MAX22700 - MAX22702系列單通道隔離柵極驅動器，看看它有哪些出色的特性和應用場景。

文件下載：MAX22700E.pdf

一、產品概述

MAX22700 - MAX22702是一款具有超高共模瞬態抑制能力（CMTI）的單通道隔離柵極驅動器，典型CMTI值高達300kV/μs。該系列器件采用Maxim專有的工藝技術，集成了數字電流隔離功能，可用于各種逆變器或電機控制應用中驅動碳化硅（SiC）或氮化鎵（GaN）晶體管。

二、產品特性及優勢

2.1 匹配傳播延遲

• 脈沖寬度：支持最小20ns的脈沖寬度，最大脈沖寬度失真僅為2ns。在室溫下，傳播延遲僅為35ns，且器件之間的傳播延遲匹配在2ns以內；在-40°C至+125°C的溫度范圍內，器件之間的傳播延遲匹配也能控制在5ns以內。這種出色的匹配特性有助于減少功率晶體管的死區時間，從而提高整體效率。

2.2 高CMTI與強大隔離性能

• 高CMTI：高達300kV/μs的典型CMTI值，可有效抵抗共模電壓的快速變化，確保在復雜電磁環境下的穩定工作。
• 隔離耐壓：在8引腳窄體SOIC封裝中，能承受3kVRMS的電壓60秒；在8引腳寬體SOIC封裝中，更是能承受5kVRMS的電壓60秒。此外，窄體封裝能連續承受600VRMS的電壓，寬體封裝能連續承受848VRMS的電壓。同時，在GNDA和VSSB之間還能承受±5kV的浪涌沖擊。

2.3 精確的欠壓鎖定（UVLO）

內部對VDDA和VDDB電源的欠壓情況進行監測，當檢測到欠壓時，輸出會置為邏輯低電平，關閉外部功率晶體管。B側的UVLO還具有內部濾波器，可拒絕小于32μs的VDDB干擾。

2.4 多種輸出和輸入選項

• 輸出選項：提供三種輸出選項，分別是柵極驅動器公共引腳GNDB（MAX22700）、米勒鉗位（MAX22701）和可調欠壓鎖定（MAX22702），可滿足不同應用的需求。
• 輸入配置：有差分輸入（D版本）和單端輸入（E版本）兩種配置，可根據實際情況靈活選擇。

三、電氣特性

3.1 直流電氣特性

• 電源電壓：VDDA相對于GNDA的范圍為3 - 5.5V，VDDB在不同型號和參考條件下有不同的范圍，如MAX22700相對于GNDB為13 - 28V等。
• 欠壓鎖定閾值：不同電源和器件的欠壓鎖定閾值不同，例如VDDA上升時的欠壓鎖定閾值VUVLOAP為2.69 - 2.95V。
• 電源電流：A側和B側的靜態和動態電源電流在不同條件下有相應的數值，如VDDA = 5V，INN/EN = VDDA時，A側靜態電源電流IDDA為5 - 6.5mA。
• 邏輯接口：輸入高電壓VIH為0.7 x VDDA，輸入低電壓VIL為0.3 x VDDA等。

3.2 動態特性

• CMTI：典型值為300kV/μs，確保在共模電壓快速變化時的穩定輸出。
• 最小脈沖寬度：為20ns，最大PWM頻率為1MHz。
• 傳播延遲：在不同溫度和負載條件下，傳播延遲有相應的范圍，如室溫下為34 - 35ns。

3.3 靜電放電（ESD）保護

所有引腳的人體模型ESD保護能力為±4kV，可有效防止靜電對器件的損壞。

3.4 絕緣特性

不同封裝的絕緣特性不同，如窄體SOIC封裝的最大重復峰值隔離電壓VIORM為848VP，最大工作隔離電壓VIOWM為600VRMS等；寬體SOIC封裝的相應參數更高，如VIORM為1200VP，VIOWM為848VRMS等。

四、工作原理與功能詳解

4.1 輸出驅動級

• 上拉結構：由一個pMOS晶體管和一個nMOS晶體管并聯組成。pMOS晶體管的最大RDSON為4.5Ω，nMOS晶體管在輸出從低到高轉換時短暫導通，提供升壓電流，加快器件的導通速度。
• 下拉結構：由一個nMOS晶體管組成，MAX22700和MAX22702的nMOS晶體管最大RDSON為1.25Ω，MAX22701的為2.5Ω。對于MAX22701，當OUT和CLAMP引腳都連接到外部功率晶體管的柵極時，會有一個額外的nMOS與下拉nMOS晶體管并聯，防止外部功率晶體管誤開啟。

4.2 數字隔離

提供基本的電流隔離，可阻止兩個接地域之間傳輸的數字信號中的高壓/大電流瞬變。不同封裝的隔離耐壓能力不同，能承受較大的接地電位差和高達5kV的浪涌電壓，在差分接地電位變化高達300kV/μs時仍能保持數據傳輸的完整性。

4.3 單向通道與有源下拉

具有單向通道，數據只能單向傳輸。輸出驅動器中的兩個內部晶體管采用推挽式操作，并具有有源下拉功能，當任一側電源處于欠壓鎖定狀態時，可關閉外部功率晶體管，防止其在啟動或欠壓時誤開啟。

4.4 INN與EN功能

• MAX2270_D：采用差分PWM輸入（INP和INN），可拒絕輸入干擾，防止輸出誤開啟。當檢測到任一輸入有干擾時，輸出保持前一個值。
• MAX2270_E：采用單端輸入（IN）和有源低電平輸入使能（EN）。EN引腳可將輸出快速置為邏輯低電平，關閉外部功率晶體管，直到PWM輸入（IN）接收到邏輯高信號。

4.5 欠壓鎖定（UVLO）

內部對VDDA和VDDB電源進行監測，當檢測到欠壓時，輸出置為邏輯低電平，關閉外部功率晶體管。B側的UVLO具有內部濾波器，可拒絕小于32μs的VDDB干擾。

4.6 熱關斷

當器件的結溫超過+160°C（典型值）時，進入熱關斷狀態，輸出置為邏輯低電平，關閉外部功率晶體管。

4.7 有源米勒鉗位（僅MAX22701）

可防止由米勒電流引起的外部功率晶體管誤開啟。當外部低側晶體管關閉后，外部高側晶體管開啟時，若米勒鉗位引腳電壓降至2V閾值以下，內部米勒鉗位晶體管開始導通，為米勒電流提供低阻抗路徑，將其引導至VSSB。

4.8 可調欠壓鎖定（僅MAX22702）

可通過在VDDB和ADJ之間以及ADJ和外部功率晶體管接地之間連接外部電阻來設置用戶自定義的B側UVLO。公式為(V_{ADJ_UVLO}=2×(1+R2/R1))，其中R1連接在VDDB和ADJ之間，R2連接在ADJ和外部功率晶體管接地之間。

五、應用信息

5.1 電源排序

不需要特殊的電源排序，VDDA和VDDB可獨立設置兩側的邏輯電平，每個電源可在整個指定范圍內工作，不受另一側電源電平或有無的影響。

5.2 電源去耦

為減少紋波和數據錯誤的可能性，需在VDDA和VDDB與GNDA和VSSB之間分別并聯1nF、0.1μF和1μF的低ESR和低ESL陶瓷電容。在B側，建議將1nF和1μF電容靠近VSSB引腳放置，0.1μF電容靠近VDDB引腳放置。在較高電源電壓和數據速率下工作時，可在VDDB引腳和VSSB引腳之間放置一個68nF 1206 C0G/NP0電容，并在VDDB和VSSB之間添加一個22μF的儲能電容。

5.3 布局考慮

• 走線：輸入/輸出走線應盡可能短，避免使用過孔以保持低信號路徑電感。
• 位置：將柵極驅動器盡可能靠近外部功率晶體管放置，以減少走線電感，避免輸出振鈴。
• 接地平面：在高速信號層下方設置實心接地平面，在VSSB引腳旁邊設置實心接地平面，并使用多個VSSB過孔以減少寄生電感，最小化輸出信號的振鈴。
• 隔離：保持MAX22700 - MAX22702下方的區域無接地和信號平面，避免A側和B側之間的任何電流或金屬連接破壞隔離。

5.4 功率耗散計算

A側所需電流取決于VODA電源電壓和數據速率，B側所需電流取決于VDDB電源電壓、數據速率和負載條件。總電流等于“無負載”電流（與電壓和數據速率有關）和“負載電流”之和，負載電流計算公式為(I{CL}=C{L}×f{SW}×V{DDB})。總功率耗散計算公式為(P{D}=V{DDA}×I{DDA}+V{DDB}×I_{DDB})。

5.5 柵極驅動器輸出電阻

在柵極驅動器應用中，需要在MAX22700 - MAX22702輸出和功率晶體管柵極之間連接外部串聯電阻（RON和ROFF），以控制功率晶體管的導通和關斷時間，優化開關效率和EMI性能。同時，這些電阻還可幫助限制由PCB布局和器件封裝引腳的寄生電感和電容引起的振鈴。

5.6 驅動GaN晶體管

MAX22701和MAX22702的高CMTI額定值（300kV/μs典型值）和5ns（最大）的傳播延遲匹配特性使其非常適合驅動GaN器件。MAX22702還具有可調的B側UVLO，可適應GaN器件的低柵極驅動電壓。在驅動GaN器件時，需要正電源（VDDB）和負電源（VSSB），并在輸出端串聯一個電容以提供啟動時的升壓電流，同時并聯一個二極管以提供放電路徑。布局上應將柵極驅動器靠近GaN器件放置，以最小化串聯電感和減小柵極驅動回路面積，并在VDDB和VSSB引腳上進行良好的去耦。

六、總結

MAX22700 - MAX22702系列隔離柵極驅動器憑借其超高的CMTI、出色的傳播延遲匹配、強大的隔離性能、精確的UVLO以及多種輸出和輸入選項，為各種逆變器和電機控制應用提供了可靠的解決方案。在設計過程中，合理考慮電源排序、去耦、布局、功率耗散和輸出電阻等因素，能夠充分發揮該系列器件的性能優勢，提高系統的穩定性和效率。大家在實際應用中是否也遇到過類似器件的使用問題呢？歡迎在評論區分享交流。