深度解析TLV320AIC2x：低功耗、高性能編解碼器的卓越之選

在電子設備的音頻處理領域，編解碼器（CODEC）扮演著至關重要的角色。今天，我們將深入探討德州儀器（Texas Instruments）推出的TLV320AIC2x系列編解碼器，這是一款低功耗、高度集成且可編程的16位、26-KSPS、雙通道編解碼器，具有眾多令人矚目的特性和優勢。

文件下載：tlv320aic24.pdf

特性概覽

1. 高精度轉換

• ADC與DAC：該系列采用立體聲16位過采樣Sigma - Delta A/D和D/A轉換器，為音頻信號的轉換提供了高精度的保障。其中，片上FIR濾波器在13 - kHz帶寬內，為ADC產生84 - dB的信噪比（SNR），為DAC產生92 - dB的SNR，確保了音頻信號的高質量處理。
• 采樣率可編程：支持可編程采樣率，使用片上IIR/FIR濾波器時最大可達26 Ksps，繞過IIR/FIR濾波器時最大可達104 Ksps，為不同應用場景提供了靈活的選擇。

2. 智能串口設計

• SMARTDM?串口：采用智能時分復用（SMARTDM?）串口，可與DSP實現無縫的4線接口。具備自動級聯檢測（ACD）功能，能夠自動生成主/從設備地址，支持編程模式以實現動態重配置，以及連續數據傳輸模式以最小化位時鐘速度。此外，還支持不同設備采用不同的采樣率，具備Turbo模式以提高數據傳輸速度，最多允許8個設備連接到單個串口。
• 主機端口：提供靈活的主機端口，采用2線接口，可選擇I2C或S2C協議，方便與各種主控設備進行通信。

3. 豐富的模擬功能

• 內置模擬功能：集成了模擬和數字側音、抗混疊濾波器（AAF）、可編程輸入和輸出增益控制（PGA）、麥克風/手機/耳機放大器等功能。其中，AIC20/21/20K還內置了8 - Ω揚聲器驅動器，為音頻輸出提供了更多的選擇。
• 電源管理：具備完善的電源管理功能，支持硬件/軟件掉電模式，功耗低至30 μW。還可對ADC和DAC進行單獨的軟件電源控制，有效降低系統功耗。

電氣特性

1. 絕對最大額定值

在使用TLV320AIC2x時，需要注意其絕對最大額定值。例如，DVDD的電源電壓范圍為 - 0.3 V至2.25 V，AVDD、IOVDD、DRVDD的電源電壓范圍為 - 0.3 V至4 V。輸出電壓范圍為 - 0.3 V至IOVDD + 0.3 V，輸入電壓范圍為 - 0.3 V至IOVDD + 0.3 V。工作自由空氣溫度范圍為 - 40°C至85°C，存儲溫度范圍為 - 65°C至150°C。

2. 推薦工作條件

推薦的工作條件包括：模擬電源AVDD為2.7 - 3.6 V，數字核心電源DVDD為1.65 - 1.95 V，數字I/O電源IOVDD為1.1 - 3.6 V。模擬單端峰 - 峰輸入電壓最大為2 V，輸出負載電阻根據不同的輸出端口有所不同，如LINEO +和LINEO -之間為600 Ω，HDSO +和HDSO -之間為150 Ω等。

3. 數字輸入輸出特性

數字輸入輸出方面，DOUT的高電平輸出電壓VOH為0.8 IOVDD，低電平輸出電壓VOL為0.1 IOVDD。任何數字輸入的高電平輸入電流IIH和低電平輸入電流IIL均為5 μA，輸入電容Ci為3 pF，輸出電容Co為5 pF。

4. ADC和DAC性能

ADC和DAC的性能是衡量編解碼器優劣的重要指標。在不同的測試條件下，如FS = 8 KHz時，ADC和DAC的信噪比（SNR）、總諧波失真（THD）、信號與總諧波失真加噪聲比（THD + N）等參數表現出色。例如，使用FIR濾波器時，ADC在VI = - 3 dB時的SNR可達81 - 84 dB，DAC在VI = 0 dB時的SNR可達88 - 92 dB。

內部架構與功能描述

1. 模擬低通濾波器

內置的模擬低通抗混疊濾波器為兩極濾波器，在1 MHz處具有20 - dB的衰減，可有效濾除高頻噪聲，為后續的信號處理提供良好的基礎。

2. Sigma - Delta ADC和DAC

Sigma - Delta ADC和DAC采用128x過采樣技術，為音頻信號的轉換提供了高分辨率和低噪聲的性能。其中，DAC的過采樣比（OSR）可編程為256/512，默認值為128。在不同的采樣率下，可根據需求選擇合適的OSR，以獲得最佳的性能。

3. 抽取濾波器和插值濾波器

抽取濾波器由sinc濾波器級和可選的FIR或IIR濾波器組成，可將數字數據率降低到采樣率。插值濾波器則由FIR或IIR濾波器和sinc濾波器組成，用于將數字數據進行重采樣。FIR濾波器可提供線性相位輸出，而IIR濾波器則可產生非線性相位輸出，且群延遲可忽略不計。

4. 模擬和數字環回

模擬和數字環回功能為系統級測試提供了便利。模擬環回可將DAC低通濾波器的輸出路由到模擬輸入，再由ADC轉換為數字字；數字環回則可將ADC的輸出路由到DAC的輸入。通過對控制寄存器的相應位進行設置，即可啟用模擬或數字環回功能。

5. 模擬和數字側音

模擬側音可對模擬輸入進行衰減，并與DAC的輸出進行混合；數字側音則可對ADC的輸出進行衰減，并與DAC的輸入進行混合。通過控制寄存器5C可選擇模擬和數字側音的衰減級別。

6. 模擬輸入輸出和交叉點

為了獲得出色的共模抑制性能，模擬信號在轉換為數字數據之前采用差分處理方式。模擬輸入應具有低源阻抗，以降低噪聲并提高精度。模擬輸出為差分輸出，可有效減少干擾。模擬交叉點是一個無損的模擬開關矩陣，可通過串行控制端口進行控制，允許任何源設備連接到任何宿設備，并可實現特殊的求和連接和靜音功能。

7. 模擬輸入放大器和麥克風偏置

集成的可編程增益放大器（PGA）可在模擬信號轉換為數字信號之前對其進行放大，增益范圍為0 dB至42 dB，以1.5 - dB為步長，還可選擇48 dB和54 dB。麥克風偏置可為駐極體麥克風提供偏置電壓和電流，偏置電壓可通過控制寄存器1的相應位進行選擇，為1.35 V或2.35 V。

8. 輸出驅動器和揚聲器驅動器

HSNO和HDSO為音頻放大器的輸出，可驅動150 - Ω的負載，如手機和耳機。揚聲器驅動器SPKO可驅動8 - Ω的揚聲器負載，輸出放大器采用差分設計，可有效減少噪聲和電磁兼容性問題，頻率響應在26 kHz內保持平坦。

系統復位和電源管理

1. 軟件和硬件復位

TLV320AIC2x可通過兩種方式進行復位：一是向終端RESET施加低電平復位脈沖；二是向可編程軟件復位位（控制寄存器3A的D3）寫入1。復位操作可重置控制寄存器并清除設備中的所有順序電路。硬件復位信號（低電平有效）至少需要6個主時鐘周期，復位后設備將進入初始化周期，持續132個MCLK，在此期間DSP的串口必須處于三態。

2. 電源管理

電源管理方面，當控制寄存器3A的D5和D4設置為1時，除數字接口外的大部分設備將進入掉電模式；當PWRDN引腳為低電平時，整個設備將進入硬件掉電模式。軟件掉電模式下，數字接口電路仍保持活動狀態，而內部ADC、DAC通道和所有差分模擬輸出將被禁用。在進行軟件掉電和上電操作時，若PLL已啟用，需注意相關的操作順序，以避免輸出驅動器出現異常。

智能時分復用串口（SMARTDM）

1. 串口配置

SMARTDM串口支持三種串行接口配置：獨立主模式、獨立從模式和主 - 從級聯模式。不支持從 - 從級聯模式。在不同的配置下，M/S引腳和FSD引腳的連接方式有所不同，具體可參考相關表格。

2. 時鐘源和數據傳輸

MCLK為外部主時鐘輸入，時鐘電路可生成并分配所需的時鐘信號。SCLK為位時鐘，用于同步數據的接收和傳輸。在主模式下，SCLK和FS為輸出信號，由MCLK派生而來；在從模式下，SCLK和FS為輸入信號。數據傳輸通過DOUT和DIN進行，數據傳輸間隔由FS信號的下降沿啟動，每次傳輸為16個移位時鐘。

3. 編程模式和連續數據傳輸模式

編程模式下，FS信號啟動輸入/輸出數據流，每個FS周期包含數據幀和控制幀。控制幀用于對設備的控制寄存器進行讀寫操作，SCLK用于實現AIC2x編解碼器與DSP之間的串行接口數據傳輸。連續數據傳輸模式下，控制幀被消除，FS信號周期僅包含數據幀，數據連續傳輸。通過設置控制寄存器1的相應位，可在兩種模式之間進行切換。

4. Turbo操作

Turbo操作可通過設置控制寄存器2的TURBO位（D7）來啟用。在Turbo模式下，FS頻率始終為設備的采樣頻率，但SCLK速度大幅提高，可滿足對帶寬要求較高的多任務處理應用。在從模式下，建議使用Turbo模式，以確保數據傳輸的同步性。

控制寄存器編程

每個AIC2x編解碼器的每個通道都包含6個控制寄存器，用于對設備的各種操作模式進行編程。所有的寄存器編程都在控制幀期間通過DIN進行，新的配置在一個幀同步延遲后生效。設備上電后默認處于編程模式，可通過設置控制寄存器1的相應位切換到連續數據傳輸模式。在連續數據傳輸模式下，若選擇了15 + 1數據格式的DIN，可將DIN的LSB設置為1以切換回編程模式；否則，可通過復位設備或在連續數據傳輸模式下通過主機端口將控制寄存器1的D6位寫入0來切換回編程模式。

布局和接地指南

為了充分發揮TLV320AIC2x的性能，在電路板設計和布局時需要注意以下幾點：

• 數字和模擬分離：將數字和模擬部分在電路板上進行分離，避免快速切換的數字信號對模擬信號產生干擾。數字和模擬引腳已分開設計，便于進行布局。
• 接地設計：使用單獨的模擬接地平面，并將模擬和數字接地平面在靠近TLV320AIC2x的地方進行單點連接。避免數字走線穿過TLV320AIC2x下方，建議將模擬接地平面置于其下方。
• 電源去耦：在電源引腳附近進行去耦，可使用0.1 μF陶瓷電容和10 μF鉭電容，以減少電源噪聲。
• 信號布線：MCLK信號應進行屏蔽，以減少高頻噪聲的影響。在差分輸入模式下，差分信號應盡量靠近布線，以確保噪聲耦合相同，從而被設備有效抑制。對于揚聲器驅動器輸出，應注意走線電阻，避免影響揚聲器的最大擺幅。

總結

TLV320AIC2x系列編解碼器以其低功耗、高度集成、可編程等特性，為音頻處理領域提供了一個優秀的解決方案。其豐富的功能和靈活的配置選項，可滿足不同應用場景的需求。在實際設計中，電子工程師需要充分了解其電氣特性、內部架構和操作模式，合理進行布局和接地設計，以確保設備的性能和穩定性。希望本文對大家在使用TLV320AIC2x進行設計時有所幫助，大家在實際應用過程中有任何問題或經驗，歡迎在評論區分享交流。