集十年匠心之力，創芯辰大海之夢。2026第十屆全國大學生集成電路創新創業大賽（簡稱：集創賽）戰鼓擂動，新程再啟！作為國內集成電路領域規模最大的高校賽事，也是中國高等教育學會全國高校競賽排行榜中唯一入選的集成電路專業賽事，集創賽始終以產業需求為導向，以人才培養為根基，致力于構建產學研用融合的創新平臺，為我國集成電路產業的自主創新與長遠發展注入蓬勃的青春動力。

作為國產FPGA核心力量，紫光同創始終以賦能未來工程師為己任，深度構建從芯片到生態的創新循環。紫光同創賽道精心設計的實戰項目，直指產業核心需求與前沿趨勢，本屆賽題聚焦智能交通感知系統，充分發揮國產FPGA在實時性與能效方面的優勢，為智能交通邊緣計算節點提供自主可控、高效可靠的感知解決方案。通過“芯片+場景”的深度融合，探索國產高端芯片在關鍵基礎設施領域的創新應用路徑，洞見更安全、更高效、更智能的未來交通圖景！

作為紫光同創生態合作伙伴，小眼睛科技將繼續為2026紫光同創杯賽提供全維度的技術護航，讓每一份創意都能獲得堅實支撐，從核心工具使用、設計優化到調試技巧，小眼睛科技資深技術團隊將全程陪伴，精準賦能。這不僅是技術的比拼，更是視野的開闊、思維的鍛造與產業的初探。加入我們，期待您以代碼為刃，以邏輯為尺，在這片充滿無限可能的芯版圖上，刻下屬于自己的創新坐標！

01/2026集創賽日程安排賽事關鍵節點
02/2026紫光同創杯賽題

一、題目名稱：基于紫光同創FPGA的智能交通感知系統

二、參賽組別：A組、B組

三、賽題內容

隨著城市的迅速發展，城市交通環境也變得更加復雜，行人行為及車牌識別作為智能交通的核心感知技術，在車輛通行管理、交通違章抓拍、ETC閘機、停車場自動化運維等場景中具有不可替代的作用。傳統基于CPU/GPU 的行人和車牌識別方案存在實時性不足、功耗較高、部署靈活性受限等問題，而FPGA+MCU憑借并行計算架構、低延遲、高性價比的優勢，成為嵌入式場景下智能交通感知系統的理想硬件平臺。

四、賽題要求

1.基于紫光同創FPGA芯片，采用純邏輯方案或移植RISC-V的軟核（提供RISC-V參考），或采用ARM+紫光同創FPGA方案（ARM的處理性能不應超過RK3568），完成包含圖像采集接口（HDMI或者攝像頭輸入）、預處理模塊、車牌識別、結果輸出的硬件架構；

2.關鍵算法硬件實現：

(1)圖像預處理：基于FPGA 實現圖像灰度化、降噪（如中值濾波、高斯濾波）、二值化等算法，解決復雜光照（強光、陰影）、模糊等場景下的圖像質量問題；

(2)車牌定位與識別：通過邊緣檢測、形態學操作、顏色分割等算法，在FPGA 中并行實現車牌區域快速提取，或者基于AI算法模型進行車牌的識別和定位，支持藍牌、綠牌等常見車牌和特殊車牌；

(3)車牌定義：本文車牌特指機動車號牌，其相關標準參考《中華人民共和國機動車號牌》(GA 36-2018)標準。其藍牌和綠牌分別為小型汽車號牌和綠牌指小型新能源車號牌，在本文中認定為常見車牌；大黃牌（大型汽車號牌）、小黃牌（摩托車號牌）、警用號牌、掛車號牌、領館號牌、使館號牌等類型認定為特殊車牌。

3.系統集成與驗證

(1)搭建硬件實驗平臺：連接FPGA 開發板與圖像采集模塊（HDMI、攝像頭、以太網的一種或幾種）、顯示模塊（LCD/HDMI）、存儲模塊（SD卡），實現圖像采集-處理-識別-結果輸出的全流程閉環；

(2)軟件輔助設計：使用Verilog/VHDL語言編寫硬件邏輯代碼，或搭配RISC-V嵌入式軟核（或ARM）實現系統控制與數據交互；

(3)功能與性能測試

A.在不同場景（晴天、陰天、夜間、遠距離、傾斜角度）下采集測試樣本，驗證系統識別準確率、識別延遲、實時幀率等指標；

B.支持特殊車牌識別；

C.低功耗優化設計，適配嵌入式移動場景。

五、作品提交要求

1.技術文檔：提交Word版本及PDF版本各1份，建議封面或目錄后的第1-2頁項目為重要內容預覽頁，包含作品重要核心亮點。正文內容包括系統總體設計方案、硬件架構圖、算法流程圖、核心代碼注釋、仿真與測試報告（含測試數據、指標分析）；

2.硬件實物：FPGA開發板及配套模塊組成的完整系統原型，需能現場演示各種不同環境下的車牌識別全流程；

3.演示視頻：MP4格式，清晰度1080P，優先橫屏錄制，視頻時長3分鐘以內，包含系統搭建說明、功能演示、關鍵指標測試過程；

4.技術數據：提交一份打包的壓縮包文件，內容包括硬件邏輯代碼、仿真腳本、上位機控制代碼（如有），需注明開發工具與版本。

5.其他材料，大賽組委會各賽程統一要求提交材料，詳見各賽程通知。

六、評分要求及標準

1.作品設計階段：報名開始后，賽方提供可供識別與測試的源文件：靜態的車牌圖片若干、交通視頻，素材將發布至本命題釘釘交流群，參賽團隊也可以自行使用相關素材進行訓練；

2.初賽評審：參賽團隊應提前在遠程訓練平臺完成FPGA開發基礎能力測評考核后根據賽題要求提交相關材料，能力測評考核僅作為參賽團隊成員技術水平的客觀評價依據，考核結果不予計分，但未通過測評考核的團隊不予參加初賽。該平臺相關要求和使用規則將于本命題釘釘交流群發布。

遠程平臺鏈接（擬在3月左右開放）：https://szlogicmatrix.com/

3.決賽現場評審：分賽區決賽及全國總決賽比賽現場由企業統一提供HDMI輸入的圖片或視頻和SD卡輸入的圖片或視頻，參賽者根據現場提供的交通視頻進行識別與標記。

4.供現場實測的車牌照片可能形式包括：

(1)一張圖片內呈現單個或多個車牌特寫，即除車牌外圖片內其余部分為單一底色。(2)現場實拍照片，即圖片出現單個或多個車牌，其角度、尺寸、數量等參數皆不做標準限定。

5.評分標準：

注：為保證賽事公平，初賽階段命題方提供測試數據集僅用于調試，現場測評階段提供新的測試數據集。

03/推薦板卡與外設

RK3568+PG2L50H/100H開發板

RK3568_MES2L50H核心板采用紫光創logos2系列FPGA，型號：PG2L50H-6IFBG484，ARM采用瑞芯微RK3568J。開發板采用核心板+擴展板結構，核心板與擴展板之間使用高速板對板連接器進行連接。核心板的FPGA部分主要由FPGA+1顆DDR3+2顆FLASH+電源及復位電路組成，承擔了FPGA最小系統運行及高速數據處理及存儲功能。

FPGA選用紫光同創28nm工藝FPGA（logos2：PG2L50H-6IFBG484/PG2L100H-6IFBG48）；PG2L50H(PG2L100H)與DDR3數據交互時鐘頻率最高可達1066Mbps，DDR3數據位寬為16bit，因此數據帶寬可達（1066Mbps*16），充分滿足高速多路數據存儲的需求；另外PG2L50H(PG2L100H)FPGA帶有4路HSST高速收發器，每路速度高達6.6Gbps，非常適用于光纖通信與PCIe通信；核心板上的FLASH主要用于存儲FPGA配置文件。

RK3568是一顆高性能、低功耗的四核應用處理器芯片，內置多種功能強大的嵌入式硬件引擎，為高端應用提供了優異的性能，工業級，工作溫度范圍為-40°C~85。底板為核心板擴展豐富的外圍接口，其中包括兩個光纖模塊接口，FMC接口、40pin接口，并配置了按鍵、LED燈。

盤古676系列開發板


盤古676系列開發板（MES2L676，國產FPGA權威指南教材的配套板卡），共有2款板卡：支持100k和200k兩種邏輯規模，主控分別為：Logos-2：PG2L100H-6IFBG676和PG2L200H-6IFBG676，底板兼容設計。板卡采用核心板+擴展底板的結構，核心板與擴展底板之間使用高速板間連接器進行連接。主控和DDR3之間的數據傳輸時鐘頻率最高為533 MHz，2顆DDR3的數據位寬為32 bit，總的數據帶寬最高到34112 Mbps（1066×32=34112）。另外，MES2L676板卡帶有8路HSSTLP高速串行收發器，每路的數據傳輸速率高達6.6 Gbps。MES2L676開發板預留了2路光纖接口、1路SMA高速收發接口、1路PCIe Gen2×4數據通信接口、1路HDMI發送接口、1路HDMI接收接口、1路10/100/1000 Mbps的以太網接口，以及1組FMC LPC擴展接口（符合FMC接口規范，可用于外接FMC模塊）。

盤古50開發板（MES50HP）

盤古50開發板（MES50HP）采用核心板+擴展板的結構，核心板與擴展板之間使用高速板對板連接器進行連接。 核心板主要由FPGA+2顆DDR3+Flash+電源及復位構成，承擔FPGA的最小系統運行及高速數據處理和存儲的功能。FPGA選用的是紫光同創40nm工藝FPGA（logos系列：PGL50H-6IFBG484）；PGL50H 和 DDR3之間的數據交互時鐘頻率最高到400MHz，2顆DDR3的數據位寬為32bit，總數據帶寬最高到25600（800×32）Mbps，充分滿足了高速多路數據存儲的需求；另外PGL50HFPGA 帶有4路HSST高速收發器，每路速度高達6.375Gb/s，非常適合用于光纖通信和PCIe數據通信；電源采用多顆EZ8303（艾諾）來產生不同的電源電壓。 底板為核心板擴展了豐富的外圍接口,預留HDMI收發接口用于圖像驗證及處理；預留的光纖接口、10/100/1000M以太網接口，PCIE接口，方便各類高速通信系統驗證；預留了一個40pin的IO擴展連接器，方便用戶在開發平臺基礎 上驗證模塊電路功能。PGX-NANO開發板

PGX-Nano開發板選用紫光同創logos2系列28nm工藝的FPGA（PG2L50H_6IMBG324）,擁有50k邏輯規模。板載USB轉JTAG芯片，且開發板使用USB接口供電，連接Type-C JTAG接口即可實現供電和燒錄比特流文件。板卡搭載一顆容量為2MB的SRAM用于數據緩存，MS9708實現高速8bit DAC，esp32模組實現WIFI、藍牙透傳，CP2102實現串口通信；預留了豐富的40pin擴展IO，同時為用戶提供led燈、按鍵、撥碼開關和數碼管等基礎的硬件電路資源。

其他外設模塊



1. 雙目攝像頭模塊

攝像頭基于CMOS芯片圖像傳感器OV5640雙目攝像頭，通過DVP接口與FPGA實現圖像的傳輸。

2. FMC轉普通IO模塊

配套盤古676系列開發板，擴展40pin*2的IO，可接入雙目攝像頭及配套ADC模塊。

04/硬件支持與技術資源
1. 開發板：紫光同創將提供總計200+套盤古50和盤古676開發板借用；

2. 企業將根據報名隊伍的簡介及對相應賽題的解題思路綜合評判借用，未獲得板卡借用資格的隊伍不代表沒有參賽資格，參賽者亦可自行到淘寶店鋪購買：提供報名成功憑證截圖（完成提交蓋章報名表及繳納參賽押金），所有板卡及模組即可享受賽事折扣價格。

3. 遠程FPGA平臺：沒有獲得板卡借用的隊伍也可以遠程登錄線上開發平臺進行開發和驗證，參賽者根據遠程平臺實驗結果提交作品進行初審，進入初賽現場或決賽現場，由賽方提供板卡或者實驗箱平臺進行作品驗證。

4.申請借用方案見本命題釘釘交流群。

5.Bilibili技術視頻網址：https://space.bilibili.com/507416742

05/賽事福利-人才政策
1.全國一等獎及以上隊伍核心成員可直接獲得紫光同創FPGA開發崗位HR面試直通卡，免筆試及技術面試，直接進入HR面試考核環節。

2.全國二等獎和三等獎的同學可獲得紫光同創FPGA開發崗位面試直通卡，免筆試直接進入技術及HR面試考核環節。

3.備注：享受大賽招聘政策成員，需獲得各學校畢業證書和學位證書，本招聘政策自獲得獎項之日起一年內有效，但受企業招聘需求情況約束。