LMX1404-EP：高性能時(shí)鐘管理芯片的深度解析與應(yīng)用指南

在電子設(shè)計(jì)領(lǐng)域，時(shí)鐘管理芯片的性能對(duì)整個(gè)系統(tǒng)的穩(wěn)定性和可靠性起著至關(guān)重要的作用。今天，我們就來(lái)深入探討一款高性能的時(shí)鐘管理芯片——LMX1404-EP，它具有高頻率、超低抖動(dòng)和SYSREF輸出等特性，在雷達(dá)成像、通信等多個(gè)領(lǐng)域都有廣泛的應(yīng)用。

文件下載：lmx1404-ep.pdf

芯片特性概述

頻率范圍與低噪聲表現(xiàn)

LMX1404-EP支持300MHz至15GHz的頻率范圍，能滿足大多數(shù)高頻應(yīng)用的需求。其超低噪聲特性更是令人矚目，在6GHz輸出時(shí)，噪聲基底低至 -159dBc/Hz，100Hz至 (f_{CLK}) 的附加抖動(dòng)僅為36fs，100Hz - 100MHz的附加抖動(dòng)低至5fs。這種出色的低噪聲表現(xiàn)，使得它在對(duì)時(shí)鐘信號(hào)質(zhì)量要求極高的應(yīng)用中表現(xiàn)卓越。

豐富的輸出配置

芯片提供4個(gè)高頻時(shí)鐘輸出和一個(gè)LOGICLK輸出，每個(gè)輸出都配有對(duì)應(yīng)的SYSREF輸出。這些輸出具有共享的分頻和倍頻功能，支持1、2、3、4、5、6、7、8分頻以及2、3、4倍頻，為設(shè)計(jì)提供了極大的靈活性。此外，它還支持8級(jí)可編程輸出功率，能夠根據(jù)不同的應(yīng)用場(chǎng)景進(jìn)行調(diào)整。

靈活的配置方式

芯片支持引腳模式配置，無(wú)需SPI即可完成設(shè)備的基本配置，這在一些對(duì)配置靈活性要求較高的應(yīng)用中非常實(shí)用。同時(shí)，它還具有同步SYSREF時(shí)鐘輸出、508個(gè)延遲步長(zhǎng)調(diào)整（每個(gè)步長(zhǎng)小于2.5ps）、窗口功能和SYNC功能等，能夠滿足復(fù)雜系統(tǒng)的同步和時(shí)序要求。

高可靠性設(shè)計(jì)

LMX1404-EP采用了高可靠性設(shè)計(jì)，具有受控基線、單一裝配/測(cè)試地點(diǎn)、單一制造地點(diǎn)、延長(zhǎng)的產(chǎn)品生命周期和產(chǎn)品可追溯性等特點(diǎn)，適用于對(duì)可靠性要求極高的應(yīng)用場(chǎng)景。

引腳配置與功能

芯片采用64引腳的PAP（HTQFP）封裝，每個(gè)引腳都有特定的功能。以下是一些關(guān)鍵引腳的功能介紹：

• CLKIN_P/N：差分參考輸入時(shí)鐘，內(nèi)部有50Ω端接，需要根據(jù)輸入頻率選擇合適的電容進(jìn)行交流耦合。
• CLKOUTx_P/N：差分時(shí)鐘輸出對(duì)，每個(gè)引腳是帶有內(nèi)部集成50Ω電阻的開(kāi)集電極輸出，需要交流耦合，輸出功率可通過(guò)CLKOUTx_PWR字段進(jìn)行設(shè)置。
• SYSREFOUTx_P/N：差分SYSREF CML輸出對(duì)，支持交流和直流耦合，可通過(guò)SYSREFOUTx_VCM字段調(diào)整共模電壓，通過(guò)SYSREFOUTx_PWR字段編程輸出電平。
• LOGICLKOUT_P/N：差分時(shí)鐘輸出對(duì)，輸出格式可選擇CML或LVDS，共模電壓和輸出功率可編程。

規(guī)格參數(shù)詳解

絕對(duì)最大額定值

芯片的電源電壓范圍為 -0.3V至2.75V，直流輸入電壓（SCK、SDI、CSB）范圍為GND至3.6V，交流輸入電壓（CLKIN）最大為2.1Vpp，結(jié)溫最高為150°C，存儲(chǔ)溫度范圍為 -65°C至150°C。在設(shè)計(jì)時(shí)，必須確保芯片的工作條件在這些絕對(duì)最大額定值范圍內(nèi)，以避免永久性損壞。

推薦工作條件

推薦的電源電壓為2.4V至2.6V，典型值為2.5V，外殼溫度范圍為 -55°C至125°C。在這些條件下工作，芯片能夠發(fā)揮最佳性能。

電氣特性

芯片的電流消耗會(huì)根據(jù)不同的工作模式和輸出狀態(tài)而有所變化。例如，在所有輸出和SYSREF開(kāi)啟時(shí)，電源電流最大為1050mA；在所有輸出開(kāi)啟、所有SYSREF關(guān)閉時(shí)，電流為600mA；在所有輸出和SYSREF關(guān)閉時(shí)，電流為265mA；在掉電模式下，電流僅為11mA。

SYSREF輸出頻率在發(fā)生器模式下最大為200MHz，延遲步長(zhǎng)大小在 (f_{CLKIN}) = 12.8GHz時(shí)為3ps，上升和下降時(shí)間（20%至80%）在不同輸出格式下有所不同，差分輸出電壓和共模電壓也有相應(yīng)的規(guī)格要求。

時(shí)鐘輸入頻率在緩沖模式下為0.3GHz至15GHz，輸入功率為0至10dBm。時(shí)鐘輸出頻率在緩沖模式下與輸入頻率相同，在倍頻模式下可實(shí)現(xiàn)2、3、4倍頻。輸出功率在不同頻率和輸出設(shè)置下也有所變化。

此外，芯片的輸出之間的偏斜幅度在 -55°C至 +125°C的溫度范圍內(nèi)最大為2.5ps，傳播延遲在不同模式下有所不同，附加抖動(dòng)、閃爍噪聲、噪聲基底等噪聲和抖動(dòng)指標(biāo)也都有詳細(xì)的規(guī)格。

功能詳細(xì)描述

上電復(fù)位

芯片上電時(shí)會(huì)自動(dòng)進(jìn)行上電復(fù)位，將所有寄存器設(shè)置為默認(rèn)狀態(tài)。為了確保復(fù)位的可靠性，建議在POR后進(jìn)行軟件復(fù)位，即通過(guò)SPI總線寫入RESET = 1，復(fù)位位在寫入其他寄存器時(shí)會(huì)自動(dòng)清除。

溫度傳感器

芯片內(nèi)部集成了溫度傳感器，可以讀取結(jié)溫。通過(guò)讀取溫度傳感器的值，可以根據(jù)溫度變化對(duì)輸出功率或傳播延遲進(jìn)行調(diào)整，以保證系統(tǒng)的穩(wěn)定性。結(jié)溫與讀取代碼之間的關(guān)系可以通過(guò)公式 (Temperature = 0.65 × Code - 351) 計(jì)算。

時(shí)鐘輸出

• 時(shí)鐘輸出緩沖器：CLKOUT輸出緩沖器采用開(kāi)集電極結(jié)構(gòu)，集成了上拉電阻，類似于CML。輸出功率可通過(guò)CLKOUTx_PWR字段單獨(dú)設(shè)置，但要注意這些字段只控制輸出緩沖器，若要關(guān)閉整個(gè)通道，需要禁用CHx_EN位。
• 時(shí)鐘MUX：四個(gè)主時(shí)鐘輸出的頻率可以通過(guò)CLK_MUX字段進(jìn)行選擇，支持緩沖模式（÷1旁路）、分頻模式（÷2至÷8）和倍頻模式（x2、x3、x4）。
• 時(shí)鐘分頻器：在分頻模式下，可通過(guò)CLK_DIV字段設(shè)置分頻值。當(dāng)輸入頻率發(fā)生變化時(shí)，需要將CLK_DIV_RST位從1切換到0。
• 時(shí)鐘倍頻器：倍頻器基于PLL，具有狀態(tài)機(jī)時(shí)鐘、校準(zhǔn)和鎖定檢測(cè)功能。狀態(tài)機(jī)時(shí)鐘頻率通過(guò)對(duì)輸入時(shí)鐘頻率進(jìn)行分頻得到，必須在所有工作模式下啟用。為了獲得最佳相位噪聲，使用前或頻率變化時(shí)需要進(jìn)行校準(zhǔn)。鎖定檢測(cè)狀態(tài)可以通過(guò)rb_LOCK_DETECT字段或MUXOUT引腳讀取。此外，還設(shè)有看門狗定時(shí)器，用于在VCO校準(zhǔn)失敗時(shí)重新啟動(dòng)校準(zhǔn)。

LOGICLK輸出

LOGICLK輸出可用于驅(qū)動(dòng)低頻設(shè)備，如FPGA。其輸出格式可選擇LVDS或CML，輸出功率和共模電壓可編程。LOGICLK_DIV_PRE和LOGICLK_DIV分頻器用于對(duì)頻率進(jìn)行分頻，以確保輸入到LOGICLK_DIV分頻器的頻率不超過(guò)3.2GHz。

SYSREF

SYSREF允許生成與主時(shí)鐘或LOGICLK輸出重新時(shí)鐘同步的低頻率JESD204B/C兼容信號(hào)。其輸出可以配置為發(fā)生器模式或中繼器模式，延遲可通過(guò)軟件進(jìn)行調(diào)整。每個(gè)輸出都有對(duì)應(yīng)的SYSREF輸出，具有獨(dú)立的延遲和可編程的共模電壓。

• SYSREF輸出緩沖器：主時(shí)鐘的SYSREF輸出緩沖器與時(shí)鐘輸出緩沖器結(jié)構(gòu)相似，但增加了調(diào)整共模電壓的電路。LOGISYSREFOUT輸出支持LVDS和CML兩種格式，輸出格式和功率可通過(guò)相應(yīng)字段進(jìn)行設(shè)置。
• SYSREF頻率和延遲生成：在發(fā)生器模式下，SYSREF_DIV_PRE分頻器用于確保輸入到SYSREF_DIV分頻器的頻率不超過(guò)3.2GHz。延遲通過(guò)對(duì)輸入時(shí)鐘頻率進(jìn)行分頻得到，有特定的范圍和計(jì)算公式。
• SYSREFREQ引腳和SYSREFREQ_FORCE字段：SYSREFREQ引腳具有多種功能，可用于SYNC、SYSREF請(qǐng)求和SYSREF窗口功能。這些引腳可以進(jìn)行直流或交流耦合，具有可編程的共模支持。SYSREFREQ_FORCE字段可以設(shè)置為1，以模擬將這些引腳拉高的效果。此外，SYSREF窗口功能可以通過(guò)調(diào)整內(nèi)部時(shí)序來(lái)優(yōu)化設(shè)置和保持時(shí)間。

應(yīng)用與實(shí)現(xiàn)

應(yīng)用信息

• SYSREFREQ輸入配置：SYSREFREQ引腳支持單端或差分輸入，可采用交流或直流耦合模式。在設(shè)計(jì)輸入電路時(shí)，需要根據(jù)不同的輸入配置選擇合適的電阻和電容，以確保輸入信號(hào)的質(zhì)量。
• 未使用引腳的處理：對(duì)于未使用的引腳，需要根據(jù)其類型進(jìn)行相應(yīng)的處理，如連接到電源、接地或通過(guò)電阻接地等，以避免對(duì)芯片性能產(chǎn)生影響。
• 電流消耗：芯片的電流消耗會(huì)根據(jù)不同的工作模式和配置而有所變化。通過(guò)將各個(gè)模塊的電流相加，可以估算出任何設(shè)置條件下的電流消耗。

典型應(yīng)用

• 本地振蕩器分配應(yīng)用：將LMX1404-EP作為x2倍頻器，與LMX2694-EP配合使用，可以將3GHz的輸入時(shí)鐘倍頻到6GHz。在設(shè)計(jì)時(shí)，需要注意輸入和輸出信號(hào)的匹配，以確保信號(hào)質(zhì)量。
• JESD204B/C時(shí)鐘分配應(yīng)用：該芯片可以將LMX2694-EP的高頻輸入轉(zhuǎn)換為4對(duì)JESD時(shí)鐘，為數(shù)據(jù)轉(zhuǎn)換器和FPGA提供時(shí)鐘信號(hào)。

布局指南

在進(jìn)行PCB布局時(shí)，需要遵循一些原則，如單端輸出時(shí)對(duì)互補(bǔ)端進(jìn)行50Ω端接、縮短CLKIN走線長(zhǎng)度、確保DAP良好接地、使用低損耗介電材料等，以優(yōu)化芯片的性能。

電源供應(yīng)建議

芯片采用2.5V電源供電，為了避免輸出出現(xiàn)雜散信號(hào)，建議在所有電源引腳進(jìn)行旁路處理。同時(shí)，要注意電源的上電時(shí)序，確保芯片正常啟動(dòng)。

寄存器映射

芯片的功能通過(guò)一系列寄存器進(jìn)行配置，每個(gè)寄存器都有特定的功能和位定義。在編程時(shí)，需要根據(jù)具體的應(yīng)用需求對(duì)這些寄存器進(jìn)行正確的設(shè)置。

總結(jié)

LMX1404-EP是一款功能強(qiáng)大、性能卓越的時(shí)鐘管理芯片，具有豐富的特性和靈活的配置方式。在設(shè)計(jì)過(guò)程中，我們需要充分了解其特性和規(guī)格參數(shù)，合理進(jìn)行引腳配置、布局設(shè)計(jì)和電源供應(yīng)，以確保芯片在實(shí)際應(yīng)用中發(fā)揮最佳性能。希望通過(guò)本文的介紹，能幫助各位工程師更好地理解和應(yīng)用這款芯片。大家在使用過(guò)程中有任何問(wèn)題或經(jīng)驗(yàn)，歡迎在評(píng)論區(qū)分享交流。