UCC21530：高性能隔離式雙通道柵極驅動器的深度解析

在電子設計的世界里，柵極驅動器是驅動功率晶體管的關鍵組件，它對于提高開關速度、降低開關損耗起著至關重要的作用。今天，我們就來深入探討德州儀器（TI）推出的 UCC21530 4A、6A、5.7kVRMS 隔離式雙通道柵極驅動器，看看它有哪些出色的特性和應用場景。

文件下載：ucc21530.pdf

一、UCC21530 概述

UCC21530 是一款功能強大且靈活的隔離式雙通道柵極驅動器，能夠提供 4A 源電流和 6A 灌電流峰值。它專為驅動 IGBT、Si MOSFET 和 SiC MOSFET 而設計，最高工作頻率可達 5MHz。其輸入側與兩個輸出驅動器之間通過 5.7kVRMS 增強型隔離屏障進行隔離，共模瞬態抗擾度（CMTI）超過 125V/ns，能有效抵抗共模干擾。同時，兩個次級側驅動器之間的內部功能隔離允許最高 1850V 的工作電壓，為設計提供了更高的安全性和可靠性。

二、特性亮點

2.1 多功能配置

UCC21530 具有通用的配置方式，可以作為雙低端驅動器、雙高端驅動器或半橋驅動器使用。這種靈活性使其能夠適應各種電源和電機驅動拓撲結構，滿足不同應用的需求。

2.2 優秀的封裝設計

采用寬體 SOIC - 14（DWK）封裝，驅動器通道之間間距為 3.3mm，有助于減少通道間的干擾，提高電路的穩定性。

2.3 出色的開關參數

• 傳播延遲：典型傳播延遲為 33ns，能夠快速響應輸入信號，實現高效的開關操作。
• 最小脈沖寬度：最小脈沖寬度為 20ns，確保在短脈沖信號下也能穩定工作。
• 脈沖寬度失真：最大脈沖寬度失真為 - 6ns，保證了輸出信號的準確性。

2.4 高共模瞬態抗擾度

CMTI 大于 125V/ns，能夠在高共模干擾環境下正常工作，有效避免誤觸發，提高系統的可靠性。

2.5 強大的輸出能力

提供 4A 峰值源電流和 6A 峰值灌電流，能夠為功率晶體管提供足夠的驅動能力。

2.6 兼容多種輸入信號

輸入與 TTL 和 CMOS 兼容，輸入 VCCI 范圍為 3V 至 18V，可與模擬和數字控制器輕松接口。

2.7 可編程功能

支持可編程的重疊時間和死區時間，用戶可以根據具體應用需求進行靈活調整，防止半橋應用中的直通現象。

2.8 寬溫度范圍

結溫范圍為 - 40°C 至 + 150°C，適用于各種惡劣的工業和汽車環境。

2.9 安全認證

計劃獲得多項安全相關認證，如符合 DIN EN IEC 60747 - 17（VDE 0884 - 17）的 8000V?? 增強型隔離、符合 UL 1577 的 5.7kVRMS 一分鐘隔離以及符合 GB4943.1 - 2022 的 CQC 認證，為系統安全提供保障。

三、引腳配置與功能

UCC21530 采用 14 引腳 SOIC 封裝，各引腳功能如下：

• DT 引腳：用于配置死區時間。將其連接到 VCCI 可禁用死區時間功能，使輸出重疊；在 DT 和 GND 之間連接電阻（RDT）可根據公式 (t{DT} approx 10 × R{DT}) 調整死區時間（(t{DT}) 單位為納秒，(R{DT}) 單位為千歐）。建議在 DT 引腳附近并聯一個 ≤1nF 的陶瓷電容以提高抗噪能力。
• EN 引腳：使能引腳，高電平使能兩個驅動器輸出，低電平禁用輸出。若不使用，建議將其連接到 VCCI 以提高抗噪能力。當連接到距離較遠的微控制器時，在 EN 引腳附近使用一個 ≈1nF 的低 ESR/ESL 電容進行旁路。
• INA 和 INB 引腳：分別為 A 通道和 B 通道的輸入信號引腳，具有 TTL/CMOS 兼容的輸入閾值。若不使用，建議將其接地以提高抗噪能力。
• OUTA 和 OUTB 引腳：分別為驅動器 A 和驅動器 B 的輸出引腳，連接到相應通道 FET 或 IGBT 的柵極。
• VCCI 引腳：初級側電源電壓引腳，需使用低 ESR/ESL 電容盡可能靠近器件進行本地去耦。
• VDDA 和 VDDB 引腳：分別為驅動器 A 和驅動器 B 的次級側電源引腳，同樣需使用低 ESR/ESL 電容盡可能靠近器件進行本地去耦。
• VSSA 和 VSSB 引腳：分別為次級側驅動器 A 和驅動器 B 的接地引腳。

四、電氣特性與參數

4.1 絕對最大額定值

在使用 UCC21530 時，需要注意各參數的絕對最大額定值，如輸入偏置引腳電源電壓 VCCI 至 GND 為 - 0.3V 至 20V，驅動器偏置電源 VDDA - VSSA、VDDB - VSSB 為 - 0.3V 至 30V 等。超過這些額定值可能會對器件造成永久性損壞，因此在設計電路時必須嚴格遵守。

4.2 ESD ratings

該器件的人體模型（HBM）靜電放電額定值為 ±2000V，帶電設備模型（CDM）靜電放電額定值為 ±1000V。在使用和處理過程中，需要注意靜電防護，避免因靜電放電損壞器件。

4.3 推薦工作條件

UCC21530 的推薦工作條件包括輸入電源電壓 VCCI 為 3V 至 18V，驅動器輸出偏置電源 VDDA、VDDB 對于不同版本有不同范圍，如 8V UVLO 版本為 9.2V 至 25V，12V UVLO 版本為 13.5V 至 25V，結溫范圍為 - 40°C 至 150°C。在這些條件下工作，器件能夠發揮最佳性能。

4.4 熱信息

了解器件的熱信息對于確保其正常工作至關重要。UCC21530 的熱阻參數包括結到環境熱阻 (R{θJA}) 為 74.1°C/W，結到外殼（頂部）熱阻 (R{θJC(top)}) 為 34.1°C/W 等。通過合理的散熱設計，可以降低器件的結溫，提高其可靠性和穩定性。

4.5 功率額定值

最大功耗（兩側）為 950mW，發射側最大功耗為 50mW，每個驅動器側最大功耗為 450mW。在設計電路時，需要根據實際應用情況合理分配功率，避免器件過熱。

4.6 絕緣規格

UCC21530 的絕緣性能良好，外部爬電距離（CPG）和電氣間隙（CLR）均 >8mm，內部絕緣距離（DTI）>17μm，比較跟蹤指數（CTI）>600V。在不同的測試條件下，其絕緣電壓參數如最大重復峰值隔離電壓 (V{IORM})、最大隔離工作電壓 (V{IOWM}) 等都有明確的規定，為系統的電氣隔離提供了可靠的保障。

五、功能特性詳解

5.1 欠壓鎖定（UVLO）保護

UCC21530 在 VDD 和 VCCI 電源電路上都具有內部欠壓鎖定（UVLO）保護功能。當 VDD 偏置電壓低于啟動時的 (V_{VDDON}) 或啟動后的 (V{VDDOFF}) 時，VDD UVLO 功能會將受影響的輸出拉低，無論輸入引腳（INA 和 INB）的狀態如何。同樣，輸入側的 VCCI 電壓也需要超過 (V{VCCION}) 器件才會激活，低于 (V{VCCI_OFF}) 時信號傳輸將停止。UVLO 保護還具有滯回特性，可防止因電源噪聲引起的抖動，確保器件在電壓波動時穩定工作。

5.2 輸入輸出邏輯

輸入信號引腳（INA 和 INB）基于 TTL 和 CMOS 兼容的輸入閾值邏輯，與 VDD 電源電壓完全隔離。輸入引腳具有典型的高閾值 1.8V 和低閾值 1V，且受溫度影響較小，同時具有 0.8V 的寬滯回，具有良好的抗噪能力。若輸入引腳懸空，內部下拉電阻會將其拉低，但仍建議不使用時將其接地。輸出邏輯根據輸入信號和使能引腳（EN）的狀態進行控制，在不同的輸入組合下有相應的輸出狀態，并且可以通過死區時間（DT）引腳實現可編程的死區時間控制。

5.3 輸出級結構

UCC21530 的輸出級采用了獨特的結構，在功率開關導通的米勒平臺區域能夠提供最高的峰值源電流。其拉上結構由一個 P 溝道 MOSFET 和一個額外的 N 溝道 MOSFET 并聯組成，N 溝道 MOSFET 在輸出從低到高轉換的瞬間短暫導通，提供峰值源電流的短暫提升，實現快速導通。拉下結構由一個 N 溝道 MOSFET 組成。兩個輸出均能提供 4A 峰值源電流和 6A 峰值灌電流脈沖，輸出電壓在 VDD 和 VSS 之間擺動，實現軌到軌操作。

5.4 使能引腳功能

使能引腳（EN）用于控制兩個輸出的開啟和關閉。當 (V{EN} ≤0.8V) 時，兩個輸出同時關閉；當 (V{EN} ≥2.0V) 或懸空時，器件正常工作。EN 引腳的響應速度較快，傳播延遲約為 40ns。為了提高抗噪能力，建議將 EN 引腳直接連接到 VCCI。

5.5 可編程死區時間

UCC21530 允許用戶通過 DT 引腳調整死區時間：

• DT 引腳連接到 VCCI：輸出完全匹配輸入，不設置最小死區時間，允許輸出重疊。若不使用該功能，建議將其直接連接到 VCCI 以提高抗噪能力。
• DT 引腳連接編程電阻：在 DT 引腳和 GND 之間連接電阻 (R{DT}) 可根據公式 (t{DT} approx 10 × R_{DT}) 編程死區時間。建議在 DT 引腳附近并聯一個 ≤1nF 的陶瓷電容以提高抗噪能力。輸入信號的下降沿會觸發另一個信號的編程死區時間，該時間是驅動器強制兩個輸出保持低電平的最短持續時間。若 INA 和 INB 信號包含的死區時間大于編程的最小值，輸出也會保持低電平更長時間。當兩個輸入同時為高時，兩個輸出將立即拉低，防止半橋應用中的直通現象。

六、應用與設計

6.1 應用場景

UCC21530 具有廣泛的應用場景，包括太陽能串和中央逆變器、AC - DC 和 DC - DC 充電樁、交流逆變器和伺服驅動器、AC - DC 和 DC - DC 功率傳輸以及儲能系統等。其靈活的配置方式和優秀的性能使其能夠滿足不同領域的需求。

6.2 典型應用電路

以驅動典型的半橋配置為例，該電路可用于多種流行的功率轉換器拓撲，如同步降壓、同步升壓、半橋/全橋隔離拓撲和三相電機驅動應用。電路使用兩個電源（或單輸入雙輸出電源），電源 (V{A}) 確定正驅動輸出電壓，(V{A -}) 確定負關斷電壓。在設計該電路時，需要注意以下幾個方面：

• 輸入濾波器設計：建議使用一個小的 (R{IN}-C{IN}) 濾波器來過濾非理想布局或長 PCB 走線引入的振鈴。(R{IN}) 取值范圍為 0Ω 至 100Ω，(C{IN}) 取值范圍為 10pF 至 100pF。在選擇這些組件時，需要權衡良好的抗噪能力和傳播延遲。
• 死區時間電阻和電容選擇：根據公式 (t{DT} approx 10 × R{DT}) 選擇合適的電阻 (R_{DT}) 來設置死區時間，例如選擇 10kΩ 電阻可設置死區時間為 100ns。在 DT 引腳附近并聯一個 ≤1nF 的電容以提高抗噪能力。
• 柵極驅動器輸出電阻選擇：外部柵極驅動器電阻 (R{ON}/R{OFF}) 用于限制寄生電感/電容引起的振鈴、高電壓/電流開關 dv/dt、di/dt 和體二極管反向恢復引起的振鈴、微調柵極驅動強度以優化開關損耗以及減少電磁干擾（EMI）。可以根據公式計算驅動器的峰值源電流和峰值灌電流，但實際的峰值電流還受 PCB 布局和負載電容的影響，因此建議盡量減小柵極驅動器環路的長度。
• 柵極驅動器功率損耗估計：柵極驅動器子系統的總損耗 (P{G}) 包括 UCC21530 的功率損耗 (P{GD}) 和外圍電路的功率損耗。(P{GD}) 可通過計算靜態功率損耗 (P{GDQ}) 和開關操作損耗 (P{GDO}) 來估算。靜態功率損耗可通過測量不同電源的電流來計算，開關操作損耗與負載電容、開關頻率和柵極電荷有關。在不同的情況下，(P{GDO}) 的計算方法有所不同，需要根據實際情況進行選擇。
• 結溫估計：可以使用公式 (T{J}=T{C}+Psi{JT} × P{GD}) 來估計 UCC21530 的結溫，其中 (T{J}) 為結溫，(T{C}) 為器件頂部溫度，(Psi{JT}) 為結到頂部的特征參數。使用 (Psi{JT}) 代替結到外殼的熱阻 (R_{Theta JC}) 可以提高結溫估計的準確性。
• 電容選擇：VCCI、VDDA 和 VDDB 的旁路電容對于實現可靠性能至關重要。建議選擇低 ESR 和低 ESL 的表面貼裝多層陶瓷電容（MLCC），并注意 DC 偏置對電容實際值的影響。對于 VCCI 電容，建議使用 50V、超過 100nF 的 MLCC；若偏置電源輸出與 VCCI 引腳距離較遠，可并聯一個超過 1μF 的鉭電容或電解電容。

6.3 其他應用示例電路

除了典型的半橋應用電路，還介紹了幾種實現負柵極驅動偏置的示例電路：

• 使用齊納二極管的負偏置電路：在隔離電源輸出級使用齊納二極管為通道 A 驅動器提供負偏置關斷電壓。該電路只需要一個電源，通過齊納二極管電壓設置負偏置，但會有來自 (R_{Z}) 的穩態功耗。
• 自舉電源電路：使用自舉電路為通道 A 提供電源，該電路不具有負軌電壓，適用于振鈴較小或功率器件閾值電壓較高的電路。
• 單電源負偏置電路：通過在柵極驅動環路中使用齊納二極管產生負偏置，該電路只需要一個電源，且自舉電源可用于高端驅動，但負柵極驅動偏置受占空比影響，高端 VDDA - VSSA 必須保持足夠的電壓，因此不適合 100% 占空比的高端應用。

七、布局建議

為了使 UCC21530 達到最佳性能，在 PCB 布局時需要考慮以下幾個方面：

• 組件放置：在 VCCI 和 GND 引腳之間以及 VDD 和 VSS 引腳之間連接低 ESR 和低 ESL 電容，且盡量靠近器件，以支持外部功率晶體管導通時的高峰值電流。在橋接配置中，盡量減小頂部晶體管源極和底部晶體管源極之間的寄生電感，以避免開關節點 VSSA（HS）引腳出現大的負瞬變。當從遠處的微控制器驅動 EN 引腳時，建議在 EN 引腳和 GND 之間添加一個 ≥1nF 的小旁路電容以提高抗噪能力。若使用死區時間功能，建議將編程電阻 (R_{DT}) 和旁路電容靠近 UCC21530 的 DT 引腳放置，以防止噪聲意外耦合到內部死區時間電路。
• 接地設計：將充電和放電晶體管柵極的高峰值電流限制在最小的物理區域內，以減小環路電感，降低晶體管柵極端子的噪聲。將柵極驅動器盡量靠近晶體管放置。注意包括自舉電容、自舉二極管、本地 VSSB 參考旁路電容和低端晶體管體/反并聯二極管的高電流路徑，盡量減小該環路的長度和面積，以確保可靠運行。
• 高壓考慮：為了確保初級和次級側之間的隔離性能，避免在驅動器器件