PCB阻抗與基材介電常數大致成反比，在疊層、線寬、介質厚度都不變的前提下，介電常數越高，阻抗越小；介電常數越低，阻抗越大。對常見 microstrip/stripline 結構，在相同線寬和介質厚度下，特性阻抗會明顯升高，需要加寬線寬或減小介質厚度來拉回目標值。

工程上，如果只把εr 從 4.3 調到 3.8 這一類“小變化”，阻抗通常會偏幾歐姆到十歐姆量級，已經足以造成高速/高頻鏈路不達標，所以阻抗計算時必須使用板廠給出的實測 Dk（分頻段）數據，而不是“名義值”。作為國內領先的PCB測量儀器、智能檢測設備等專業解決方案供應商，班通科技自研推出了PCB專用TDR阻抗測試儀Bamtone H系列，最高帶寬高達20GHz，為廣大PCB制造商在生產、設計過程中提供高效設備支持。

TDR阻抗測試儀Bamtone H200B系列

不同基材之間的差異？

通用 FR-4 在 1 GHz 左右的 εr 約 4.2–4.8，高速專用 FR-4 或混合樹脂體系可以做到約 3.3–3.9，PTFE、低 Dk 復合材料可以進一步降到 2.x–3.x；在同樣結構下，這些差異會帶來幾十個百分點的阻抗變化，需要配套不同線寬/介質厚度設計一整套阻抗庫。陶瓷基板（如氧化鋁、氮化鋁）介電常數可達約 9–10，同樣線寬和介質厚度下，阻抗會顯著低于 FR-4，需要明顯減小介電厚度或大幅減小線寬才能達到同樣阻抗，因此高 Dk 材料常用于需要低阻抗、小型化或特殊熱性能的場景。

對高速信號的工程影響有哪些？

介電常數越高，傳播速度越慢、延遲越大，同時介質損耗往往也偏高，在長鏈路和高數據率下會加重碼間串擾和眼圖閉合，因此高速板材通常選擇低且穩定的介電常數，并在阻抗、損耗、成本之間折中。由于 Dk 對頻率、溫度和含水率敏感，同一種材料在不同頻點、不同環境下的“等效阻抗”也會輕微變化，所以做 10G、25G 及以上速率時，往往會限定材料的 Dk 公差和 Df（損耗角正切），并把這些參數帶入仿真和阻抗計算，而不僅僅依賴名義 50 Ω 設計值。