DS90LV019：3.3V或5V LVDS驅(qū)動(dòng)/接收器的深度解析

在高速低功耗點(diǎn)對(duì)點(diǎn)互連應(yīng)用領(lǐng)域，DS90LV019這款驅(qū)動(dòng)/接收器備受關(guān)注。接下來(lái)，我們將深入了解它的各項(xiàng)特性、參數(shù)以及應(yīng)用要點(diǎn)。

文件下載：DS90LV019TMTC.pdf

一、概述

DS90LV019專為高速低功耗點(diǎn)對(duì)點(diǎn)互連應(yīng)用而設(shè)計(jì)，可在單3.3V或5.0V電源下工作，內(nèi)部集成了一個(gè)差分線路驅(qū)動(dòng)器和一個(gè)接收器。它具有獨(dú)立的驅(qū)動(dòng)器和接收器，與TTL/CMOS兼容（通過 (DIN) 和 (R{OUT }) ），邏輯接口提供了4條獨(dú)立線路（ (D{IN}) 、DE、 (overline{RE}) 和 (R_{OUT }) ），靈活性極高。此外，其直通式引腳布局便于PCB布線，驅(qū)動(dòng)器輸出環(huán)路電流為3.5 mA。

二、特性亮點(diǎn)

2.1 LVDS信號(hào)傳輸

采用LVDS信號(hào)傳輸技術(shù)，能實(shí)現(xiàn)高速運(yùn)行，同時(shí)功耗極低，還可有效降低電磁干擾（EMI）。差分信號(hào)傳輸方式具備共模噪聲抑制能力，大大提高了信號(hào)傳輸?shù)姆€(wěn)定性。

2.2 寬電壓工作范圍

支持3.3V或5.0V電源供電，能適應(yīng)不同的應(yīng)用場(chǎng)景和電源環(huán)境。

2.3 低功耗CMOS設(shè)計(jì)

基于低功耗CMOS設(shè)計(jì)理念，在保證高性能的同時(shí)，最大程度降低了功耗，符合現(xiàn)代電子設(shè)備對(duì)節(jié)能的要求。

2.4 平衡輸出阻抗

驅(qū)動(dòng)器輸出阻抗平衡，確保信號(hào)傳輸?shù)臏?zhǔn)確性和一致性，減少信號(hào)失真。

2.5 無(wú)毛刺電源上下電

在電源上電和下電過程中，驅(qū)動(dòng)器能夠?qū)崿F(xiàn)無(wú)毛刺操作，避免因電源波動(dòng)對(duì)系統(tǒng)造成干擾。

2.6 高信號(hào)速率容量

具備高于100 Mbps的高信號(hào)速率容量，可滿足高速數(shù)據(jù)傳輸?shù)男枨蟆?/p>

2.7 超低功耗

進(jìn)一步強(qiáng)調(diào)了其在功耗方面的優(yōu)勢(shì)，有助于延長(zhǎng)設(shè)備的續(xù)航時(shí)間。

2.8 寬共模范圍與高靈敏度

接收器在±1V共模范圍內(nèi)閾值為±100 mV，能將低擺幅差分信號(hào)轉(zhuǎn)換為標(biāo)準(zhǔn)（TTL/CMOS）電平，靈敏度高。

2.9 多種封裝形式

提供SOIC和TSSOP兩種封裝形式，方便不同的PCB設(shè)計(jì)和安裝需求。

2.10 工業(yè)溫度范圍工作

可在工業(yè)溫度范圍內(nèi)正常工作，適應(yīng)惡劣的工業(yè)環(huán)境，可靠性高。

三、電氣參數(shù)

3.1 絕對(duì)最大額定值

包括電源電壓、使能輸入電壓、驅(qū)動(dòng)器輸入電壓、接收器輸出電壓、驅(qū)動(dòng)器輸出電壓等參數(shù)的極限值，以及靜電放電（ESD）額定值、封裝功耗等。例如，電源電壓 (V_{CC}) 最大為6.0V，ESD（HBM，1.5 kΩ，100 pF）大于2.0 kV。這些參數(shù)為我們?cè)谠O(shè)計(jì)電路時(shí)提供了安全邊界，避免因電壓、電流等超出范圍而損壞器件。

3.2 推薦工作條件

明確了電源電壓、接收器輸入電壓和工作溫度的推薦范圍。如電源電壓（ (V_{CC}) ）有3.0 - 3.6V和4.5 - 5.5V兩個(gè)范圍可供選擇，工作溫度范圍為?40°C至+85°C。在實(shí)際應(yīng)用中，我們應(yīng)盡量讓器件在推薦條件下工作，以保證其性能和穩(wěn)定性。

3.3 直流電氣特性

分別給出了在 (V{CC}=3.3 pm 0.3 ~V) 和 (V{CC}=5.0 pm 0.5 ~V) 條件下的各項(xiàng)直流參數(shù)，如驅(qū)動(dòng)器的輸出差分電壓、偏移電壓、三態(tài)泄漏電流等，以及接收器的輸出高/低電壓、輸入閾值等。這些參數(shù)反映了器件在直流狀態(tài)下的性能表現(xiàn)，對(duì)于電路的靜態(tài)設(shè)計(jì)和分析至關(guān)重要。

3.4 交流電氣特性

同樣分為 (V{CC}=3.3V pm 0.3V) 和 (V{CC}=5.0 ~V pm 0.5 ~V) 兩種情況，給出了驅(qū)動(dòng)器和接收器的各種時(shí)序參數(shù)，如差分傳播延遲、轉(zhuǎn)換時(shí)間、禁用時(shí)間、使能時(shí)間等。這些參數(shù)決定了器件在交流信號(hào)下的響應(yīng)速度和時(shí)序特性，對(duì)于高速數(shù)據(jù)傳輸系統(tǒng)的設(shè)計(jì)尤為關(guān)鍵。

四、測(cè)試電路與波形

文檔中提供了多個(gè)測(cè)試電路和對(duì)應(yīng)的時(shí)序波形圖，包括差分驅(qū)動(dòng)器的直流測(cè)試電路、傳播延遲和轉(zhuǎn)換測(cè)試電路，以及接收器的傳播延遲和轉(zhuǎn)換時(shí)間測(cè)試電路等。這些測(cè)試電路和波形圖有助于我們理解器件的工作原理和性能表現(xiàn)，同時(shí)也為實(shí)際測(cè)試和調(diào)試提供了參考依據(jù)。

五、應(yīng)用信息

5.1 PCB設(shè)計(jì)建議

• 多層板設(shè)計(jì)：建議使用至少4層PCB板，分別用于LVDS信號(hào)、地、電源和TTL信號(hào)布線，以減少信號(hào)干擾。
• 布局優(yōu)化：將驅(qū)動(dòng)器和接收器盡量靠近LVDS端口側(cè)的連接器，縮短信號(hào)傳輸路徑，降低信號(hào)損耗。
• 電容旁路：對(duì)每個(gè)LVDS器件進(jìn)行旁路處理，使用分布式大容量電容。在每個(gè) (V{CC}) 和地之間并聯(lián)兩個(gè)或三個(gè)多層陶瓷（MLC）表面貼裝電容（0.1 μF和0.01 μF），并盡量靠近 (V{CC}) 引腳。
• 阻抗匹配：使用受控阻抗走線，使其與傳輸介質(zhì)（如電纜）和終端電阻的差分阻抗相匹配，同時(shí)選擇合適的終端電阻。
• 信號(hào)隔離：將TTL信號(hào)與LVDS信號(hào)隔離，避免相互干擾。

5.2 介質(zhì)選擇

• 阻抗控制：使用受控阻抗的介質(zhì)，電纜和連接器的差分阻抗應(yīng)約為100Ω。
• 電纜類型：平衡電纜（如雙絞線）在降噪和信號(hào)質(zhì)量方面通常優(yōu)于非平衡電纜（如帶狀電纜、簡(jiǎn)單同軸電纜）。對(duì)于不同的傳輸距離，可選擇不同類型的電纜，如距離小于0.5 m時(shí)，大多數(shù)電纜都能有效工作；距離在0.5 m至10 m之間，CAT 3雙絞線電纜是不錯(cuò)的選擇；距離大于10 m且數(shù)據(jù)速率較高時(shí)，建議使用CAT 5雙絞線。

5.3 故障安全場(chǎng)景

DS90LV019有三種故障安全場(chǎng)景：輸入引腳開路、輸入引腳短路和輸入引腳端接。對(duì)于輸入引腳端接情況，可通過使用兩個(gè)外部電阻（一個(gè)連接 (v{CC}) ，一個(gè)連接GND）實(shí)現(xiàn) (R{out }) 引腳的高電平狀態(tài)，同時(shí)選擇合適的電阻值 (R_{T}) 以匹配電纜阻抗，限制對(duì)LVDS驅(qū)動(dòng)器的負(fù)載。

5.4 模式選擇

通過DE和RE引腳的不同電平組合，可以選擇不同的工作模式，如驅(qū)動(dòng)器模式（DE = H，RE = H）、接收器模式（DE = L，RE = L）、三態(tài)模式（DE = L，RE = H）和全雙工模式（DE = H，RE = L）。這為系統(tǒng)設(shè)計(jì)提供了更多的靈活性，工程師可以根據(jù)實(shí)際需求選擇合適的工作模式。

六、總結(jié)

DS90LV019作為一款高性能的LVDS驅(qū)動(dòng)/接收器，具有眾多優(yōu)點(diǎn)，如高速、低功耗、高抗干擾能力等。在實(shí)際應(yīng)用中，我們需要根據(jù)其電氣參數(shù)和應(yīng)用建議進(jìn)行合理的電路設(shè)計(jì)和布局，以充分發(fā)揮其性能優(yōu)勢(shì)。同時(shí)，在選擇電纜和連接器等介質(zhì)時(shí)，也要考慮其阻抗匹配和傳輸距離等因素，確保系統(tǒng)的穩(wěn)定性和可靠性。大家在使用過程中，是否遇到過類似器件在實(shí)際應(yīng)用中的一些特殊問題呢？歡迎在評(píng)論區(qū)分享交流。